《关于空时编码算法的仿真研究及其DSP+FPGA的硬件实现详解.doc》由会员分享，可在线阅读，更多相关《关于空时编码算法的仿真研究及其DSP+FPGA的硬件实现详解.doc（3页珍藏版）》请在三一文库上搜索。
1、关于空时编码算法的仿真研究及其DSP+FPGA的硬件实现详解移动通信是目前通信领域发展最迅速、进步最快的行业之一，业务量的增加进一步促进移动通信向前发展，为了能够向用户提供更多的无线数据业务以及更高的数据传输速率，国际电信联盟于20世纪90年代提出了IMT2000系统，目的为世界各国的无线通信系统制定统一的标准。而能提高系统的通信速率，多载波、多址与多输入多输出（MIMO）技术在该系统中得到广泛的应用。但是由于无线信道多径的存在，会产生频率选择性衰落，会使数据在高速传输过程中产生码间串扰，所以就产生了正交频分复用（0FDM）技术。本文在分析多输入多输出系统的技术上，对其中的空时编码的Alamo
2、uTI方案进行了仿真研究，同时结合自己的工作实际给出了其方案的2发1收的DSP+FPGA的硬件实现，从而验证了空时编码的性能。1 空时编、译码原理空时编码（Space TIme Coding）技术是针对多个发射天线和多个接收天线（MTMR）构成的多输人多输出（MIMO）结构而提出的一种技术，其突出特点是针对空时二维进行联合编码。能够显著提高无线信道中的传输速率。图l是空时编码的一般结构图。空时编码的物理实质在于：利用存在于空域与时域之间的正交或准正交特性，按照某种设计准则，把编码冗余信息尽量均匀地映射到空时二维平面，以减弱无线多径传播所引起的空间选择性衰落的不利影响，从而实现无线信道中高可靠性
3、的高速数据传输。空时编码结构上的不同，主要分为空时格形码（STTC）、空时分组码（STBC）和分层空时码（BLAST）等。其中，STBC能够通过简单的译码算法实现最大可能的分集优势，由于它很简单，所以非常吸引人。最简单的空时编码是由AlamouTI于1998年首先提出。AlamouTI方案是为发射天线数为2的系统提供完全发射增益的第一种空时分组码。2 空时编译码的性能仿真根据以上Alamouti方案，我们选择慢瑞利衰落信道下对空时编译码进行仿真试验和评估。对于慢的瑞利衰落信道，Alamouti方案的成对差错概率可以表示为：因此在试验中假定每一根发射天线到接收天线的衰落都是相互独立的，并且接收机
4、完全知道信道系数，下图给出了使用QPSK调制的Alamouti方案相对于每根接收天线信噪比（SNR）的误比特率（BER）性能。对两种模式下的STBC性能进行了仿真。进行仿真时，假定无论发射天线数多少，它们的发射总功率相同，并且都归一化为1。其仿真结果如下图。从图中的仿真结果显示来看，无论是Alamouti方案还是其它几种sTBc方案都提供了分集增益，其中2发1收的Alamouti方案提供的分集增益较小，2发2收和4发l收的分集增益居中，2发4收和4发2收sTBc提供的分集增益较大，通过比较2发4收和4发2收两条曲线，可以看出它们的斜率是相同的，说明它们提供的分集增益也是相同的，只不过4发2收模
5、式下每根发射天线的发射功率比2发4收模式下小了一倍，所以其性能降低了大约3db，2发2收和4发1收的情况也如此。3 空时编码的DSP+FPGA实现为了试验方便用来验证Alamouti方案的原理，我们采用2发l收的最简单的方式来验证，DSP我们采用TMS320C型通用芯片，因此只需上行空域处理模块、上下行数据交换模块和2个下行通道模块以及1个上行通道模块。下行链路模块实现空时编码，下行链路实现空时译码。针对这样的思想，我们设计的模块间接口如图3所示。从图中可以看出，下行数据交换要把空域送来的信源数据经过空时编码后发到两个下行通道模块中去，因此FPGA主要实现模块间的接口，DSP主要完成空时编码算
6、法，空时编码算法是嵌入在数据交换调度的整个过程中去。而空时编码主要靠训练符号定位算法来实现。DSP从下行空域模块的FIF0中进行一次EDMA读操作，读进来l024个16比特的无符号数，把这些数据存放在数组中，训练符号定位算法执行完后，实际上就从接收数据中找到了训练符号，因为发射的训练序列是已知的，所以找到训练符号后很容易解出信道衰落系数，从而完成信道的估计。在具体DSP实现时，我们设计的OFDM子载波数字为4个，这样在2发1收模式下，总共8个信道衰落系数需要估计。整个编码和译码是通过训练符号定位、信道估计、最大似然译码、解映射等步骤来实现的。4 小结空时编码是多输人多输出系统中一个非常重要的技术，它把编码冗余信息尽量均匀地映射到空时二维平面，以减弱无线多径传播所引起的空间选择性衰落的不利影响，从而实现无线信道中高可靠性的高速数据传输。通过试验仿真和硬件实现来看，空时编码是一个应用在该系统中非常好的技术。