《多CPU间通信技术.ppt》由会员分享，可在线阅读，更多相关《多CPU间通信技术.ppt（29页珍藏版）》请在三一文库上搜索。
1、2019/8/22,1,北京交通大学 电气工程学院,数据通信与控制网络,-多CPU常用通信方法与结构,2019/8/22,2,多微机系统通信,大数据量和实时性已成为控制领域信号处理的一个基本特点 单处理器运算能力限制，一个大型复杂系统往往有多个处理器，处理器间要协同工作就必须交换数据 三个渊源 借鉴：多CPU组成大型计算机的并行体系结构 用开关阵列连接多台CPU、MEM2X2阵列 采用：按标准总线制作OEM产品构成开放型系统的方法 吸取：计算机网络中使用的通信技术 控制：实时、可靠、易扩展,2019/8/22,3,三个层次,芯片级：双口RAM,FIFO,公共内存，DMA 系统级 PC机的I/O
2、口：RS232，RS485，PIO 紧凑型总线：STD,ISA,cPCI,VME,PC104,3XBUS 网络级 Internet,Intranet 现场总线/控制网络 芯片之间（CPU-CPU）的通信 OEM模板之间的通信 微机之间的通信 片间总线 模板总线 现场总线,2019/8/22,4,多微机系统常用通信方法,共享存储区：都能访问的区域为中介 双口RAM；单总线；开关矩阵；总线窗口 PIO/标准并行内总线，易于实现，多采用主从方式，中断、查询 点-点；星形；主从；环形；菊花链 SIO：异步协议，主从方式，硬线联络，短距离 点-点；星形；主从 232，SPI，IIC LAN,2019/8
3、/22,5,多端口公用存储器结构形式,多端口公用存储器系统 多端口公用存储器 多台微处理器 多端口共用I/O 以共享存储区作为多微处理器交换数据的场所（紧耦合，速度快） 多CPU智能化仪器仪表 双机冗余控制系统 多微机动态仿真,2019/8/22,6,多cpu间共享存储区,两个处理器要交换数据则必须要有两个处理器都可以访问的共享存储体，一个处理器将数据写入存储体，而由另一处理器将数据读出，使两个处理器间可以有效地交换数据，实现数据共享 需要解决：当一个处理器给存储体写入数据后产生旗标通知另一处理器将数据取走；两个处理器访问同一存储单元可能产生的冲突。,2019/8/22,7,公用总线共享存储区
4、结构形式,单公用总线 竞争、排队、BC仲裁； 多重公用总线 速率、可靠性提高 适用于一块模板中多CPU的应用，非标准总线,2019/8/22,8,矩阵开关式共享存储器结构形式,处理器本身总线接口简单 开关矩阵、KC复杂，Dbus、Abus、Cbus,2019/8/22,9,总线窗口共享存储区结构形式,A/B机系统：CPU、总线、专用内存、公共内存、外设 A通过虚拟地址访问B共享区：总线窗口先接通A、B两边Dbus、Cbus，由窗口实现A机虚地址到B机实地址的变换 总线窗口： 系统简单时， 可用逻辑电路实现； 复杂时，可内含uP,2019/8/22,10,总线窗口共享存储区系统,带简易总线窗口的
5、双CPU系统结构,2019/8/22,11,简易总线窗口，无地址变换,CPU1要求CPU2发送数据： CPU2把数据写入M2共享区，通过PIO2发出RDY2准备就绪 CPU1经PIO1识别RDY2，通过PIO1向总线控制逻辑发出请求通信信号CMRQ1 收到CMRQ1后，总线控制逻辑产生总线请求信号/BUSRQ2到CPU2 CPU2收到/BUSRQ2后，发出响应BUSAK2到总线控制逻辑，CPU2放弃总线 总线控制逻辑收到/BUSAK2后，产生控制信号使总线开关通，并把BUSAK2经过PIO1送CPU1 CPU1收到BUSAK2确认CPU2已放弃总线，且总线开关已通，CPU1访问M2。”数据块传
6、送”从M2共享区到M1共享区,总线开关,2019/8/22,12,2019/8/22,13,双口RAM允许两个处理器各访问一个端口，每一个处理器都可以将双口RAM看作自己的本地存储器。,用双口RAM实现数据交换,双口RAM的每个端口都有各自的数据、地址、控制总线 硬件判优 软件判优,2019/8/22,14,当两个处理器同时对同一地址单元操作（如同时写、或一个写一个读），双口RAM会自动产生BUSY信号表示冲突。 当一端的CPU对该存储器某地址读写时，双口RAM会将这端的BUSY置高电平，而将另一端BUSY置低电平； 当另一端的CPU要对双口RAM读写时，它会检测己端的BUSY，若为低则等待一
7、个时钟周期再检测BUSY，直到为高电平时才能进行存储操作。 可以将BUSY信号接至处理器的READY端，使其读或写时序延长，最终读出或写入。,双口RAM的硬件判优,2019/8/22,15,双口RAM具有两套中断逻辑，通过两个INT引脚分别连到两个CPU的中断引脚上，实现双CPU的握手 双口RAM的最高两个字节为特殊中断字节，即当CPU对这两个字节读写时，可以清除或发送中断： 当左边CPU向奇地址(IDT7005为1FFF)写操作时，双口RAM向右端口中断引脚CPU发中断； 右端CPU向奇地址读操作时，清除该中断。 当右边CPU向偶地址(1FFE)写操作时，双口RAM向左端口中断引脚CPU发中
8、断； 左端CPU向偶地址读操作时，清除该中断。,双口RAM的软件判优,2019/8/22,16,共享存储区的分配与管理,共享存储器为多个CPU之间交换信息提供了中转空间，需要解决争用、冲突的问题 判决器法：独立于各CPU的专用单元，对要求使用共享存储器式公用总线的请求进行裁决（总线控制器、总线仲裁器） 端口控制器法：实现对共享存储器的分配与管理,判决器法工作原理,2019/8/22,17,2019/8/22,18,高速数字信号处理板,微机与基于DSP的数字信号处理板通过双口RAM通信例 TMS320C25PC IDT7132+IDT7142字扩展 IDT7133,2019/8/22,19,双机
9、故障自动切换系统,双机双工系统 双机执行同样的程序，并进行必要的进程通信-同步 双机备用系统 备用机不必同步运行，因此不设通信窗口,2019/8/22,20,双机故障自动切换系统,开关总线、KGB、中间缓存及控制量输出I/O不可少； 在故障状态，KGB先脱离主机，中间缓存器保持着原控制量输出值，使控制量输出不变； KGB合到备用机上，中间缓存中存放的原主机中间结果作为备用机开工条件； 系统故障的监测方法有软件故障检测法，超时故障检测法等多种。,在双机备用系统中，以中间结果作为开工条件将使备用机较快地进入正常，切换带给系统的扰动小，但比双工双机差一些。 双机备用系统结构简单，程序编排容易。,20
10、19/8/22,21,总线切换开关KGB,“单总线共享存储区结构”： 开关总线=单公用总线 中间缓存器=共享存储器 控制量输出I/O=共享I/O,2019/8/22,22,总线开关IDT74FST163212,IDT74FST163212是一种典型的总线开关芯片 S0-2是总线开关控制端； A、B、C、D是四个总线端口，每个总线端口由12根线组成； 由S0-2控制A、B和C、D总线端口的导通或不导通。,2019/8/22,23,用总线开关加存储器实现数据交换,对于像图像处理等需要大量交换数据的应用场合，用双口RAM或FIFO方法就不太合适。双口RAM和FIFO一般容量较小，价格昂贵： 双口RA
11、M IDT7133：32Kbit(2kX16bit) 单向FIFO IDT7205：8KX9bit 用总线开关外加大容量存储器很适合这种大容量的数据传输。,2019/8/22,24,多微机系统的PIO通信法,在并行内总线互连的多微机系统中,最易于实现 两种基本形式 单I/O接口：作为主机的外围设备，可采用中断、查询等方式 双I/O接口：接口芯片内部是许多三态门开关寄存器，类似于双口RAM 异步传输：每个字节间可有长短不等的间隙 串行：启停位包装 并行：握手联络线,2019/8/22,25,多微机系统的PIO通信法,无握手联络：74HC273,274,244,245,373 单线握手联络：Int
12、el8212 RDY(o)，接口中数据准备好 STB(I)，外设数据准备好，选通接口 多线握手联络：Intel8255,数据线,并行接口 （含数据寄存器）,控制线,地址线,联络线,数据线,CPU,外设,2019/8/22,26,多微机系统的PIO通信法,多台微机经过并行I/O接口（芯片）互连，实现数据交换，大多按主从方式通信: CPU把数据写入输出口，RDY有效 外设收妥数据后，使/STB有效 /STB后沿使RDY复原，使/INT有效，可传送下一字节。,第一字节,第二字节,2019/8/22,27,双机PIO通信的几个问题,异步传输：SIO与PIO的异同 流量控制：靠握手联络信号，“停-等” 主从方式： 网络寻址： 差错控制： 总线驱动： 高层协议：端点间进程通信-同步，会话层；代码，相互理解，表示层,2019/8/22,28,作业,设计一个双CPU通过双口RAM进行数据交换的实验，要求： 实验目的、要求及简单的原理说明 完整详尽的实验电路图 软件流程图 实验要可操作（设备条件、可验证） 作为电子邮件附件提交，作为附件的Word文件名格式：学号-姓名-文件名 ,2019/8/22,29,