《基于FPGA的三相正弦DDS电路的设计与实现.doc》由会员分享，可在线阅读，更多相关《基于FPGA的三相正弦DDS电路的设计与实现.doc（3页珍藏版）》请在三一文库上搜索。
1、基于FPGA的三相正弦DDS电路的设计与实现1. 引言直接数字频率合成器（DDS）技术，是根据相位的概念出发直接合成所需的波形的一种 新的频率合成原理,是一种把一系列数字形式的信号通过DAC转换成模拟形式信号合成技术。 具有频率切换速度快，很容易提高频率分辨率、对硬件要求低、可编程全数字化便于单片集 成、有利于降低成本、提高可靠性并便于生产等优点。目前各大芯片厂商都相继推出高性能 和多功能的DDS芯片，内部数字信号抖动很小，输出信号的质量较高。但是在某些场合，由 于专用的DDS芯片的控制方式是固定的，故在工作方式、频率控制等方面与系统的要求差距 很大，数字控制器接口不便，难以满足复杂要求，对处
2、理速度要求较高，从而也限制了频率 进一步的提高，同时微处理器的处理任务也更加繁重。FPGA以其可靠性高、功耗低、 保密性强等特点，在电子产品设计中得到广泛的应用。本文根据实际需要，设计出符合特定需要的三相正弦DDS电路，通过实验证明，利用FPGA 合成DDS是一个较好的解决方法，具有良好的实用性和灵活性。2.正弦直接数字频率合成器设计原理合成器由频率控制字N，相位控制字M分别控制输出正弦波的频率与相位。其中相位累 加器为合成器的关键控制部分，通过控制改变频率控制字N与相位控制字M的快慢，从而得 到相应频率和任意超前与滞后的相位的正弦波型，甚至是余弦波型。实际这种改变相位控制 字M与频率控制字N
3、的配合，通过查找正弦表地址来得到。实际将每个地址对应正弦表中的0360范围内的每一个相位点。查表将输入的地址信息映射成相应的幅值，从而得到完整的 正弦信号，同时通过数模转换器DAC，经过LPF(低通滤波器)，就可以得到一个频谱纯净的 正弦波。其原理图如图1所示：3.正弦波发生原理及逻辑设计3.1 正弦函数表的设计在传统正弦函数ROM 表的设计中，通常将0 到2整个周期所有的离散信号全部存入芯片中5。这种方法虽然实现比较简单，但同时会浪费芯片的大量资源。考虑到正弦波信号在0 到与到2关于直线X成偶对称，故可以将ROM 表中的数据减少为原来的一半。再利用左半周期内，波形关于直线X2 成奇对称，进一
4、步可将正弦函数ROM 表减少一半。这样，就可以将ROM 表的数据减少为原来的14，可极大减少正弦函数ROM 表在芯片内部占用的逻辑资源。即通过一个正弦波形表的前14 周期，就可以变换得到正弦的整个周期波形，同时减少了将近34 的周期资源而使系统得到优化，效果非常显著。根据以上思路，利用公式-1 提前把算好的正弦函数离散值，按照相应的地址顺序依次存入芯片内部的ROM 区中。本文的设计中采用以上思路，将0 到2一个正弦周期内共有8192 个离散点，缩减为0 到2，共2048 个离散点，其中相位分辨率为0.044o。将N 作为正弦离散值的地址线，离散点的计算按公式-1 计算。Sin_ Data127
5、sin(/2n) 其中n 的范围0，2047 - 公式-1其中正弦表的内部结构如表1 所示:3.2 三相正弦信号的产生原理由于在设计中采用了一个正弦表，而需要产生三相正弦信号则成为逻辑设计的一个难点 与关键点。传统的设计中则需要在FPGA 内部存储三个正弦函数表，非常浪费芯片的逻辑 资源。因此，本文产生三相正弦信号利用了三相分时原理设计。在设计中采用三个可逆计数 器,分别在时钟信号的作用下同时进行计数，其计数值作为三相正弦信号在ROM 表中的地址。由于产生的三相正弦信号彼此的初相位不同，所以在可逆计数器的作用下，三个可逆计 数器的查表方向对于A、B、C 三相就各有所不同。其查正弦函数表原理如图
6、2 所示：例如在设计中产生三个初相位为零，相位互差120o的三相正弦信号。如图2 所示，A 相首先从正弦函数表的地址0开始累加读起，当读到地址90 处，再从地址90处累减读到 地址0处，这样在A 相可逆计数器的控制下，就可以得到周期为 的单向半波正弦信号；C 相首先从正弦函数表的地址60开始递减读起，当读到地址0处，再从地址0处递增读到地 址90处，然后从地址90处递减读到地址0处，这样在C 相可逆计数器的控制下，就可以 得到周期为 ,初相位滞后A 相60的单向半波正弦信号；同理B 相从正弦函数表的地址60o 开始累加读起，在B 相可逆计数器的控制下，就可以得到周期为,初相位滞后C 相60的 单向半波正弦信号。这样通过一个/2 周期的正弦函数表，就可以发出三个相位互差60周 期为 的单向半波正弦信号。