[毕业论文]数字电子钟设计.doc

《[毕业论文]数字电子钟设计.doc》由会员分享，可在线阅读，更多相关《[毕业论文]数字电子钟设计.doc（24页珍藏版）》请在三一文库上搜索。

1、毕毕业业设设计计（论论文文） 题 目 数字电子钟 专 业 应用电子技术 学 号 学 生 姓 名 指导教师姓名 答 辩 日 期 2009 年 6 月 16 日 毕业设计（论文）评语毕业设计（论文）评语 姓名： 班号： 专业：应用电子技术 毕业设计（论文）题目： 数字电子钟 工作起止日期： 2009 年 月 日起 2009 年 6 月 8 日止 指导教师对毕业设计（论文）进行情况，完成质量及评分意见： _ _ _ _ _ 指导教师签字： 指导教师职称： 评阅人评阅意见： _ _ _ _ _ 评阅教师签字： 评阅教师职称： 答辩委员会评语： _ _ _ _ _ _ 根据毕业设计（论文）的材料和学生的

2、答辩情况，答辩委员会作出如下评定： 学生 毕业设计（论文）答辩成绩评定为： 对毕业设计（论文）的特殊评语： _ _ _ _ _ _ _ _ 答辩委员会主任（签字）： 职称：_ 答辩委员会副主任（签字）： 答辩委员会委员（签字）：_ _ _ _ _ _ _ _ _ _ 年 月 日 毕业设计（论文）任务书毕业设计（论文）任务书 姓 名： 院 （系）：应用电子与通信技术系 专 业：应用电子技术 班 号： 任务起至日期：2009 年 4 月 18 日至 2009 年 6 月 8 日 毕业设计（论文）题目：数字电子钟 立题的目的和意义： 本次设计以数字电子为主，分别对 1S 时钟信号源、秒计时显示、分计

3、时显示、小时 计时显示、整点报时及校时电路进行设计，然后将它们组合，来完成时、分、秒的显示 并且有整点报时和走时校准的功能。并通过本次设计加深对数字电子技术的理解以及更 熟练使用计数器、触发器和各种逻辑门电路的能力。 技术要求与主要内容： (1) 设计一个有“时” 、 “分” 、 “秒”(23 小时 59 分 59 秒)显示、且有校 时功能的电子钟。 (2) 整点报时在 59 分 51 秒、53 秒、55 秒、57 秒输出 750Hz 音频信号， 在 59 分 59 秒时输出 1000Hz 信号，音响持续 1 秒，在 1000Hz 音响结束时刻为整 点 进度安排：3 月 30 日 导师与学生见

4、面下达设计任务书 4 月 20 日 开题 5 月 18 日 中期检查 6 月 8 日 结题验收 上交论文 同组设计者及分工： 指导教师签字_ 年 月 日 教研室主任意见： 教研室主任签字_ 年 月 日 专科毕业设计（论文） 摘 要 多功能数字钟采用数字电路实现对“时” 、 “分” 、 “秒”数字显示的计时装置。 具有时间显示、闹钟设置、报时功能、校正作用。走时准确、显示直观、精度、稳 定等优点。电路装置十分小巧,安装使用也方便。同时在日期中，它以其小巧，价 格低廉，走时精度高，使用方便，功能多，便于集成化而受广大消费的喜爱。 关键字:晶体振荡器、分频器、计数器、显示器和校时电路 专科毕业设计（

5、论文） I 目目 录录 摘要I 第一章绪论1 1.1 目的和意义 1 第二章数字钟的组成和基本工作原理2 2.1 振荡器 3 2.2 分频器电路 3 2.3 计数器 3 2.4 译码显示电路3 2.5 校时电路 3 2.6 报时电路 3 第三章设计步骤与方法4 3.1 振荡电路 4 3.2 分频器电路 4 3.3 计数器 6 3.3.1 计数器六十进制的接法 6 3.3.2 二十四进制计数器的接法 6 3.4 译码显示电路 7 3.5 校时电路 9 3.6 整点报时电路 .10 3.6.1 控制门电路部分 .11 3.6.2 音响电路部分 .11 第四章.组装与调试 13 4.1 接通电源逐步

6、调试 .13 4.2 按顺序对电路连线和调试 .13 结论.14 感谢信.15 参考文献.16 专科毕业设计（论文） 0 第一章 绪论 20 世纪末，电子技术获得了飞速的发展，在其推动下，现代电子产品几乎渗透了社 会的各个领域，有力地推动了社会生产力的发展和社会信息化程度的提高，同时也 使现代电子产品性能进一步提高，产品更新换代的节奏也越来越快。数字钟已成为 人们日常生活中：必不可少的必需品，广泛用于个人家庭以及车站、码头、剧场、 办公室等公共场所，给人们的生活、学习、工作、娱乐带来极大的方便。由于数字 集成电路技术的发展和采用了先进的石英技术，使数字钟具有走时准确、性能稳定、 集成电路有体积

7、小、功耗小、功能多、携带方便等优点， ，因此在许多电子设备中 被广泛使用。 电子钟是人们日常生活中常用的计时工具，而数字式电子钟又有其体积小、重 量轻、走时准确、结构简单、耗电量少等优点而在生活中被广泛应用，因此本次设 计就用数字集成电路和一些简单的逻辑门电路来设计一个数字式电子钟，使其完成 时间及星期的显示功能。 1.1 目的和意义目的和意义 本次设计以数字电子为主，分别对 1S 时钟信号源、秒计时显示、分计时显示、 小时计时显示、整点报时及校时电路进行设计，然后将它们组合，来完成时、分、 秒的显示并且有整点报时和走时校准的功能。并通过本次设计加深对数字电子技术 的理解以及更熟练使用计数器、

8、触发器和各种逻辑门电路的能力。电路主要使用集 成计数器，例如 CD4060、CD4518，译码集成电路，例如 CD4511，LED 数码管及 各种门电路和基本的触发器等，电路使用 5 号电池共电，很适合在日常生活中使用。 专科毕业设计（论文） 1 第二章 数字钟的组成和基本工作原理 数字钟实际上是一个对标准频率进行计数的计数电路。它的计时周期是 24 小 时，由于计数器的起始时间不可能与标准时间（如北京时间）一致所以采用校准功 能和报时功能。 数字钟电路主要由译码显示器、校准电路、报时电路、时计数、分计数、秒计 数器，振荡电路和单次脉冲产生电路组成。其中电路系统由秒信号发生器、“时”、 “分”

9、、“秒”计数器、译码器及显示器、校准电路、整点报时电路组成。秒信号 产生器是整个系统的时基信号，它直接决定计时系统的精度，一般用石英晶体振荡 器加分频器来实现，将标准秒信号送入“秒计数器”，“秒计数器”采用 60 进制 计数器，每累计 60 秒发出一个“分脉冲”信号，该信号将作为“分计数器”的时 钟脉冲。“分计数器”也采用 60 进制计数器，每累计 60 分钟，发出一个时脉冲信 号，该信号将被送到时计数器。时计数器采用 24 进制计时器，可实现对一天 24 小 时的计时。译码显示电路将“时”、“分”、“秒”计数器的输出状态通过显示驱 动电路，七段显示译码器译码，在经过六位 LED 七段显示器显

10、示出来。整点报时 电路时根据计时系统的输出状态产生一个脉冲信号，然后去触发一音频发生器实现 低、高音报时。校准电路时用来对“时”、“分”、“秒”显示数字进行校对调整 的。如图 1 所示多功能数字钟的组成框图。 译码驱动译码驱 动 时十位 计数 分频器 电路 分频器 电路 振荡器电 路 译码驱动译码驱动译码驱动译码驱 动 时个位 计数 分十位 计数 分十位 计数 秒十位 计数 秒十位 计数 校时电 路 校分电 路 图 1 数字钟组成框图 专科毕业设计（论文） 2 2.1 振荡器振荡器 振荡器是数字钟的核心,其的作用是产生一个频率标准时间频率信号,然后再由 分频器分秒脉冲,因此,振荡器频率的精度与

11、稳定度基本决定了数字电子钟的质量。 振荡器的稳定度及频率的精确度决定了数字钟计时的准确程度，通常选用石英晶体 构成振荡器电路。一般来说，振荡器的频率越高，计时精度越高。采用石英晶体振 荡器经过分频得到这一个频率稳定准确的 32768Hz 的方波信号。保证数字钟的走时 准确及稳定。 2.2 分频器电路分频器电路 分频器电路将 32768z 的高频方波信号经 32768（215）次分频后得到 1Hz 的 方波信号供秒计数器进行计数。分频器实际上也就是计数器。本次设计是运用了 CD4060 分频器进行分频，分频电路可提供 512HZ 和 1024HZ 的频率，在经 CD4040 分频器进行一分频，为

12、此电路输送一秒脉冲。 2.3 计数器计数器 时间计数电路由秒个位和秒十位计数器、分个位和分十位计数器及时个位和时 十位计数器电路构成，其中秒个位和秒十位计数器、分个位和分十位计数器为 60 进制计数器，通常用 2 个十进位计数器的集成片组成,其中”秒”个位是十进制,秒十 位为六进制。可采用反馈归零变”秒”十位为六进制,实现秒的六十进制。 ”分”计数器 原理也一样。而根据设计要求。 2.4 译码显示电路译码显示电路 是将数字钟的计时状态直观清晰地反映出来，被人们的视觉器官所接受。显示 器件选用 LED 七段数码管。在译码显示电路输出信号的驱动下，显示出清晰、直 观的数字符号.并且为保证数码管正常

13、工作提供足够的工作电流。 2.5 校时电路校时电路 实际的数字钟电路由于秒信号的精确性和稳定性不可能做到完全(绝对)准确无 误，加之电路中其它原因，数字钟总会产生走时误差的现象。因此，电路中就应该 有校准时间功能的电路。 2.6 报时电路报时电路 当数字钟显示整点时，应能报时。要求当数字钟的“分”和“秒”计数器计到 59 分 50 秒时，驱动音响电路，要求每隔一秒音响电路呜叫一次，每次叫声的时间 持续 1 秒，10 秒钟内自动发出五声呜叫，且前四声低，最后一声高，正好报整点。 专科毕业设计（论文） 3 第三章 设计步骤与方法 3.1 振荡电路振荡电路 晶体振荡器是构成数字式时钟的核心，它保证了

14、时钟的走时准确及稳定。如图 2 所示电路通过非门构成的输出为方波的数字式晶体振荡电路，这个电路中，非门 U1 与晶体、电容和电阻构成晶体振荡器电路，U2 实现整形功能，将振荡器输出的 近似于正弦波的波形转换为较理想的方波。输出反馈电阻 R1 为非门提供偏置，使 电路工作于放大区域，即非门的功能近似于一个高增益的反相放大器。电容 C1、C2 与晶体构成一个谐振型网络，完成对振荡频率的控制功能，同时提供了一个 180 度 相移，从而和非门构成一个正反馈网络，实现了振荡器的功能。由于晶体具有较高 的频率稳定性及准确性，从而保证了输出频率的稳定和准确。晶体 XTAL1 的频率选 为 32768Hz。其

15、中 C1 的值取 520 pF，C2 为 30pF。C1 作为校正电容可以对温度进 行补偿，以提高频率准确度和稳定度。由于电路的输入阻抗极高，因此反馈电阻 R1 可选为 10M。较高的反馈电阻有利于提高振荡频率的稳定性。 图 2 振荡电路图 3.2 分频器电路分频器电路 由数字钟的晶体振荡器输出频率较高，为了得到 1Hz 的秒信号输入，需要对振 荡器的输出信号进行分频。实现分频器的电路是计数器电路，一般采用多级 2 进制 计数器来实现。例如，将 32767Hz 的振荡信号分频为 1Hz 的分频倍数为 32767（2） ，即实现该分频功能的计数器相当于 15 极 2 进制计数器。本实验中采 用

16、CD4060 来构成分频电路。CD4060 在数字集成电路中可实现的分频次数最高， 而且 CD4060 还包含振荡电路所需的非门，使用更为方便。CD4060 计数为最高为 14 级 2 进制计数器，首先由 U1(CD4060)的 Q14(第 3 脚)产生 2Hz 的振荡信号,然后 由二进制计数器 CD4040 和两个 U3A(74LS20),U3B(74LS20)组成 120 计数器分频, 从 U3B 的输出端输出一个的分脉冲,作为分钟计数器的分钟信号,按键开关 S 作为分 钟调时有手动脉冲开关,每按动一次,从 U3B 的输出端输出一个脉冲,同时 U2 的 Q1 管脚输出秒脉冲信号驱动发光二极

17、管 LED1,LED2,作为秒指示(因为 2Hz 的信号经 1 位二进制计数器分频后为 1Hz)。如图 3 所示。 专科毕业设计（论文） 4 图 3 分频电路 3.3 计数器计数器 秒脉冲信号经过级计数器，分别得到“秒”个位、十位， “分”个位、十位以及“时” 个位、十位的计时。 “秒”、 “分”计数器为 60 秒为 1 分、60 分为 1 小时、24 小时为 1 天的计数周期，分别组成两个六十进制（秒、分）、一个二十四进制（时）的计数 器。将这些计数器适当地连接，就可以构成秒、分、时的计数，实现计时的功能进 制计数器。它们都可以用两个“二- 十进制”计数器来实现。六十进制计数器和二 十四进制

18、计数器均可由双 BCD 加法计数器 CC4518 组成。因为一片 CC4518 内含有 两个十进制计数器，因此用一片 CC4518 就可以构成六十进制或二十四进制计数器 了。选取 CC4518 和与非门 CC4511、采用反馈复位法构成的六十进制和二十四进 制加法计数器电路分别见图 4(a)和图 4 (b)所示。 1Cp 1 1EN 2 1Cr 7 1Q1 3 1Q2 4 1Q3 5 1Q4 6 Vss 8 Vdd 16 2Cr 15 2Q4 14 2Q3 13 2Q2 12 2Q1 11 2EN 10 2CP 9 A 4518 & 1 & VCC 位位位位 5V 位位位位位位位位位 图 4(

19、a)计数器六十进制 3.3.1 计数器六十进制的接法计数器六十进制的接法 专科毕业设计（论文） 5 图 4(a)个位为十进制.故 EN=1,Cr=0,计数到 9 以后自动清零,向高位进位信号采 用 Q4Q3Q2Q1=1001,将 Q4,Q1送入与非门, 与非门的输出可以做进位信号。因为:当 Q4,Q1不同时为 1,Y 为 1 当 Q4,Q1同时为 1 时,Y 为 0,同时计数器到 9 后自动清零,这 时 Y 又变为 1,即出现了一个上升沿。 十位接成六进制,利用 Q4Q3Q2Q1=0110 的信号清零,同时结合高位进位。 3.3.2 二十四进制计数器的接法二十四进制计数器的接法 个位为进制计数

20、器,当计数器计数到 24 时,即十位为 0010,个位为 0100 时,同时清 零,达到了二十四进制计数器的目的,即高位的 Q2,底位的 Q3送入与非门做清零信号, 如图 4(b) 二十四进制计数器。 1Cp 1 1E N 2 1Cr 7 1Q1 3 1Q2 4 1Q3 5 1Q4 6 Vss 8 Vdd 16 2Cr 15 2Q4 14 2Q3 13 2Q2 12 2Q1 11 2E N 10 2CP 9 A 4518 & 1 & VCC 位位位位 5V 位位位位位位位位位 4(b) 二十四进制计数器 在这两个电路中，计数器的控制脉冲由 CP 端输入，1EN 接高电平；计数器的 控制脉冲由

21、EN 端输入，状态如图 5 看出：当“计数器的状态由 1001 向 0000 转换 时，1Q4(2EN)正好是一个下降沿，高位的计数器开始计数。在图 4 (a)中，将 2Q3 和 2Q2 相与后接至 CR 端，构成了六十进制计数器，在图 4(b)中，将 2Q2 和 1Q3 相与后接至 CR 端构成了二十四进制计数器。为了保证电路能可靠地工作，在“秒” 、 “分” 、 “时”计数器反馈复位支路中，加了一个 RS 触发器，如图 7 所示。 CP Q1 Q2 Q3 Q4 2E N(1Q4) 1 0 0 1 1 图 5 计数器状态 专科毕业设计（论文） 6 QC QBE N CP CP “1“ 位位位

22、位 CR 图 6“秒”进位电路 各功能模块中用到的门电路可以采用 4011(四 2 输入与非门)来实现,其外部引线排列 见图 7 所示。将与非门组成的 RS 触发器的输出接至计数器的复位端，展宽了复位 和进位信号的脉冲宽度，使其在本位可靠地复位的同时向高位提供了进位触发 C C 4 011 1 2 3 4 5 6 7 891011121314 1A 1B 1Y 2Y 2A 2B V SS 3A 3B4Y 3Y4A 4B V D D 图 7 CC4011 引线排列 3.4 译码显示电路译码显示电路 数码管是数码显示器的俗称。常用的数码显示器有半导体数码管，荧光数码管， 辉光数码管和液晶显示器等。

23、译码和数码显示电路是将数字钟和计时状态直观清晰 地反映出来，被人们的视觉器官所接受。显示器件选用 LED 七段数码管。在译码显 示电路输出的驱动下，显示出清晰、直观的数字符号。本设计所选用的是半导体数 码管，是用发光二极管（简称 LED）组成的字形来显示数字，七个条形发光二极管 排列成七段组合字形，便构成了半导体数码管。半导体数码管有共阳极和共阴极两 种类型。共阳极数码管的七个发光二极管的阳极接在一起，而七个阴极则是独立的。 共阴极数码管与共阳极数码管相反，七个发光二极管的阴极接在一起，而阳极是独 立的。 当共阳极数码管的某一阴极接低电平时，相应的二极管发光，可根据字形使某几段 二极管发光，所

24、以共阳极数码管需要输出低电平有效的译码器去驱动。共阴极数码 管则需输出高电平有效的译码器去驱动。 专科毕业设计（论文） 7 当数字钟的计数器在 CP 脉冲韵作用下，按 60 秒为 1 分、60 分为 1 小时， 24 小时 为 1 天的计数规律计数时，就应将其状态显示成清晰的数字符号。这就需要将计数 器的状态进行译码并将其显示出来。我们选用的计数器全部是二-十进制集成片， “秒” 、 “分” 、 “时”的个位和十位的状态分别由集成片中的四个触发器的输出状态 来反映的。每组(四个)输出的计数状态都按 BCD 代码以高低电平来表现。因此, 译码显示电路选用 BCD-7 段锁存译码驱动器 CC451

25、1。七段显示数码管的外部引 线排列见图 8a)、(b)。现以 60 进制“秒”计时电路为例，将计数器、译码显示器和 显示数码管连在一起，其电路示意图见图 9 a b c d e f g 1 5 610 124567910 38 edc pdbafg 图 8(a) 译码器外引线排列 图 8(b) 二极管示意图 专科毕业设计（论文） 8 2Cr 15 2CP 9 2E N 10 2Q4 14 2Q1 11 2Q2 12 2Q3 13 1Q3 5 1Q2 4 1Q1 3 1E N 2 1CP 1 1Cr 7 1Q4 6 VDD 16 1Vcc 8 U? 4518 & &1 5 LE 2 C 3 LI

26、 4 BI 1 B 6 D 7 A 9 e 10 d 11 c 12 b 13 a 15 f 14 g 8 Vss 16 VDD U? 4511 5 LE 2 C 3 LI 4 BI 1 B 6 D 7 A 9 e 10 d 11 c 12 b 13 a 15 f 14 g 8 Vss 16 VDD U? 4511 5V5V a bf c g d e a bf c g d e gdgd 图 9 译码显示器和显示数码管 3.5 校时电路校时电路 实际的数字钟表电路由于秒信号的精确性不可能做到完全（绝对）准确无误， 加之电路中其它原因，数字钟总会产生走时误差的现象。因此，电路中就应该有校 准时间功

27、能的电路。校准的方法很多，常用的有“快速校时法” 。现在以“分计时 器”的校时电路为例，简要说明它的校时原理，见图 10，与非门 1，2 构成的双稳 态触发器，可以将 1Hz 的“秒”信号和“秒计数器的进位信号”送至“分计数器的 CP 端” 。两个信号中究竟选哪个送入由开关 K 控制，它的工作过程是这样的：当开 关 K 置“B”端时，与非门 1 输出低电平，门 2 输出高电平。 “秒计数器进位信号” 通过门 4 和门 5 送至“分计数器的 CP 端” ，使“分计数器”正常工作；需要校正 “分计时器”时，将开关 K 置“A”端，与非门 1 输出高电平，门 2 输出低电平， 门 4 封锁“秒计数器

28、进位信号” ，而门 3 将 1Hz 的 CP 信号通过门 3 和门 5 送至 “分计时器”的 CP 控制端，使“分计数器”在“秒”信号的控制下“快速”计数， 直至正确的时间，再将开关置于“B”端，以达到校准时间的目的 专科毕业设计（论文） 9 R R 12 3 4 5 CP(1H z) V DD k AB 位位位位位位位位 位位位位CP位 图 10 校时电路 1K51 T3DG1 2 3 4 56 7 8 V DD F2(500Hz)f1(1kH z) A 1Q QD1 QA 2QC2 QA 3 QD3 QA 4 QC4 Y 1Y 2 Y 3Y 4 Y 5 图 11 整点报时电路图 3.6 整

29、点报时电路整点报时电路 数字钟整点报时是最基本的功能之一。现在设计的电路要求在离电路应在整点 前 10 秒钟内开始整点报时，即当时间在 59 分 51 秒到 59 分 59 秒期间时，报时电 路报时控制信号每隔 1 秒钟鸣叫一次，每次持续时间为 1 秒，共响 5 次，前四次为 低音 500Hz，最后一声为高音 1000Hz。整点报时电路的电路原理图如图 12 所示。 专科毕业设计（论文） 10 3.6.1 控制门电路部分控制门电路部分 图 11 中与非门 1，3，5 的输入信号 Q4，Q3，Q2，Q1分别表示“分十位” “分 个位” “秒十位”和“秒个位”的状态，下标中 D，C，B，A 分别表

30、示组成计数器 的四个触发器的状态。 Y1=QC4.QA4.QD3.QA3, Y2=Y1.QC2.QA2. Y3=Y2.QD1.F1(1KHz), Y4=Y2.QD1.QA.F2(500Hz). 每当分和秒计数到 59 分 50 秒时, QD4.QC4.QB4.QD4.=0101, QD3,QC3,QB3,QD3=1001, QD2,QC2,QB2,QA2=0101, QD1,QC1,QB1,QA1=0000 可见,从 59 分 50 秒到 59 分 59 秒之间,只有秒个位计数,而分有十位,分的个位,秒 的十位中 QC4=QA4=QD3=QA3=QC2=QA2=1 不变.将它们相”与”,即图

31、11 中 Y2=QC4.QA4.QD3.QA3.QC2.QA2作为控制信号,去控制 Y3 和 Y4.在每小最最后 10 秒 Y2=1,Y3 输入端加有频率为 2048Hz 的信号 B(可取自分频器 CD 的 Q4 端),同时 又受 QD1,QA1的控制,即 C 就是在 59S 时,QD1QA1C=1,将 Y4 关闭,Y3 打开,B 信号通 过 Y3.Y4 的输入端加有频率为 1024Hz 的信号 A,同时又受 QD1,QA1 的控制,即在 51,53,55,57s 时,C.QD1.QA1=1,将 Y3 关闭 Y4 打开,A 信号通过 Y4,则 Z=CQD1 QA1B+C.QD1,QA1A,即可

32、实现前四响为 1024Hz 的底音,后一响为 2048Hz 的高音,最 后一响完毕正好整点。 QD1QC2QB3QA1D1QA1 00000 00011 00100 00111 01000 01011 01100 01111 3.6.2 音响电路部分音响电路部分 音响电路中采用射极输出器，推动 8 的喇叭，三极管基极串接 lk 限流电阻， 是为了防止电流过大损坏喇叭，集电极串接 51 限流电阻， 三极管选用高频小功 率管即可。当 Y5 端为高电平时，三极管 T 导通，有电流流经喇叭，使之发出鸣叫 声。通过以上分析可知，当计时至 59 分 51、53、55、57 秒时，频率为 500Hz 的信

33、号通过喇叭，当计时至 59 分 59 秒时，频率为 1000Hz 的信号通过喇叭，因而发出 四低一高的声音，音响结束正好为 59 分 60 秒。 专科毕业设计（论文） 11 CIN 11 COUT 9 COUT 10 RST 12 Q4 7 Q5 5 Q6 4 Q7 6 Q8 14 Q9 13 Q10 15 Q12 1 Q13 2 Q14 3 U1 4060 CLK 10 RST 11 Q1 9 Q2 7 Q3 6 Q4 5 Q5 3 Q6 2 Q7 4 Q8 13 Q9 12 Q10 14 Q11 15 Q12 1 U2 4040 X1 32768 R32 1M R33 100K R R &

34、 & & R R & & R R & & & 2Cr 15 2CP 9 2EN 10 2Q4 14 2Q1 11 2Q2 12 2Q3 13 1Q3 5 1Q2 4 1Q1 3 1EN 2 1CP 1 1Cr 7 1Q4 6 VDD 16 1Vcc 8 U? 4518 2Cr 15 2CP 9 2EN 10 2Q4 14 2Q1 11 2Q2 12 2Q3 13 1Q3 5 1Q2 4 1Q1 3 1EN 2 1CP 1 1Cr 7 1Q4 6 VDD 16 1Vcc 8 U? 4518 2Cr 15 2CP 9 2EN 10 2Q4 14 2Q1 11 2Q2 12 2Q3 13 1Q3 5

35、 1Q2 4 1Q1 3 1EN 2 1CP 1 1Cr 7 1Q4 6 VDD 16 1Vcc 8 U? 4518 & &1 & &1 & &1 5 LE 2 C 3 LI 4 BI 1 B 6 D 7 A 9 e 10 d 11 c 12 b 13 a 15 f 14 g 8 Vss 16 VDD U? 4511 5 LE 2 C 3 LI 4 BI 1 B 6 D 7 A 9 e 10 d 11 c 12 b 13 a 15 f 14 g 8 Vss 16 VDD U? 4511 5 LE 2 C 3 LI 4 BI 1 B 6 D 7 A 9 e 10 d 11 c 12 b 13 a

36、 15 f 14 g 8 Vss 16 VDD U? 4511 5 LE 2 C 3 LI 4 BI 1 B 6 D 7 A 9 e 10 d 11 c 12 b 13 a 15 f 14 g 8 Vss 16 VDD U? 4511 5 LE 2 C 3 LI 4 BI 1 B 6 D 7 A 9 e 10 d 11 c 12 b 13 a 15 f 14 g 8 Vss 16 VDD U? 4511 5 LE 2 C 3 LI 4 BI 1 B 6 D 7 A 9 e 10 d 11 c 12 b 13 a 15 f 14 g 8 Vss 16 VDD U? 4511 a bf c g d

37、 e a b c d e f g DS? 40195 a bf c g d e a b c d e f g DS? 40195 a bf c g d e a b c d e f g DS? 40195 a bf c g d e a b c d e f g DS? 40195 a bf c g d e a b c d e f g DS? 40195 a bf c g d e a b c d e f g DS? 40195 5V5V 5V 5V 5V 5V 5V 2 56 7 8 13 51 1K T3DG 4 VDD Y1Y2 Y3Y4 Y5 QC4 QA4 QD3 QA3 QC2 QA2 QD

38、1 QA1 B(1K H z) A(500H z) & 图 12 数字钟的布线 专科毕业设计（论文） 12 第四章 组装与调试 在实验板上组装组装电子时钟时,应严格按图连接引脚,注意走线整齐,布局合 理,器件的悬空端,清 0 端,置 1 端要正确处理。插拔集成芯片时要用力均匀,避勉芯 片管脚在插拔过程中变弯,折断。 4.14.1 接通电源逐步调试接通电源逐步调试 如果出现错误,可先检查各芯片的电源线是否接上,并保证有正常的工作电压。 按图 9 电路在数字电路实验箱上连线。它是由十进制加法计数器 CC4518、BCD-7 段锁存译码驱动器 CC4511 和 LED 七段数码管组成。观察在 CP

39、作用下数码管的 显示情况。需要注意的是，CC4511 正常工作时，为高电平，LE 应为低电平。 按图 4 电路在实验箱上连线。因为 CC 4518 内含有两个同步十进制计数器，CC 4011 内含有四个 2 输入与非门，因此分别用一片 CC4518 和 CC4011 就够了。按图 4(a)电路连线，输出可接发光二极管。观察在 CP 作用下(CP 为 1Hz 可直接由实验箱 连续脉冲输出端提供)输出端发光二极管的状态变化情况，验证是否为六十进制计数 器。按图 4(b)电路连线验证该电路是否为二十四进制计数器。其次安装的是晶体振 荡电路电路。按图 2 电路连线，输出接发光二极管，观察发光二极管的显

40、示情况。 4.24.2 按顺序对电路连线和调试按顺序对电路连线和调试 按图 10 所示在数字电路实验箱上对校时电路连线。将电路输出(门 5)接发光二 极管。拨动开关，观察在 CP(1Hz)作用下，输出端发光二极管的显示情况。根据开 关的不同状态，输出端输出频率之比约为 1：60， “开关 可以取自实验箱上的逻 辑电平开关。 参照图 11,对整点报时电路的安装因为报时电路发出声响的时间是 59 分 51 秒至 59 分 60 秒之间，59 分的状态是不变的。 图 12 中的 Y2=1 不变。测试时，lkHz 的 CP 信号可由实验箱上获得，500Hz 的 CP 信号可将 lkHz 的信号经 D

41、触发器二分频得到。QAlQDl端可接至十进制计数 器的相应输出端。观察计数器在 CP 信号的作用下，喇叭发出声响的情况。将时间 调整到 59 分 50 秒,观察报时电路能否准确报时。如果不正常,则需检查相应的 CC4518 芯片。 专科毕业设计（论文） 13 结 论 数字钟的设计涉及到模拟电子与数字电子技术。其中绝大部分是数字部分、 逻辑门电路、数字逻辑表达式、计算真值表与逻辑函数间的关系、编码器、译码器 显示等基本原理。数字钟是典型的时序逻辑电路，包含了计数器，二进制数，六进 制数，六十进制，二十四进制，十进制数的概念。数字钟的设计与制作可以进一步 加深对数字电路的了解，通过本次电子电路的设

42、计，为数字电路的制作提供思路。 我学到了很多东西，最重要的是去做好一个事情的心态，也许在你拿到题目时会觉 得困难，但是只要你充满信心，一步一个脚印去实现它，就肯定会完成的。有时候 画的线和其它线重要合时会看不到，有时又会明明连的是这个端点，一移动时却连 到任外一个端点了，再加上电路有这么大了，显示器的界面宽度又有限，所以做起 来有点麻烦，一但搞不好就要重新来，这个时候就要你有足够的耐心了。从这次设 计中我觉得我学到了以下东西：对于数字逻辑一些基本知识有了更深的了解,了解 很多集成门电路芯片的使用,增强了面对困难勇于面对，勇于解决的信心。以往每 做一次课程设计，感觉自己的收获总会不少，这次也不例外。做课程设计是为了让 我们对平时学习的理论知识与实际操作相结合，在理论和实验教学基础上进一步巩 固已学基本理论及应用知识并加以综合提高，学会将知识应用于实际的方法，提高 分析和解决问题的能力。通过这次对数字钟的设计与制作，让我了解了设计电路的 程序，也让我了解了关数字钟的原理与设计理念，要实现电路功能总要先设计,成 功之后才实际接线的。但是最后