《基于FPGA的PWM控制器设毕业论文.doc》由会员分享，可在线阅读，更多相关《基于FPGA的PWM控制器设毕业论文.doc（10页珍藏版）》请在三一文库上搜索。
1、西安科技大学FPGA应用与设计综合实验报告基于FPGA的PWM控制器设计1设计任务与要求1.1设计任务 完成基于FPGA的PWM控制器的设计，产生固定频率、占空比可调节的PWM波1.2设计要求1.2.1掌握PWM技术原理；了解PWM控制方法及应用；完成基于FPGA 的PWM控制器设计1.2.2通过课程设计的实践，进一步了解和掌握硬件描述语言(VHDL或Verilog）和TOP-DOWN的设计流程，提高对实际项目的分析和设计能力，体会FPGA项目开发的过程，熟悉实验报告的编写规范。2设计原理分析 首先使用一个8位计数器对输入时钟脉冲进行计数，然后将8位可人为控制输入与计数器的输出做为比较器的输入
2、端进行比较，比较器的输出即为固定频率、占空比可调节的PWM波，可以通过调节控制器中的数值对PWM波的占空比进行调节。3设计方案3.1 使用一个8位计数器，计数器的输入时钟信号为25MHZ，可以通过分频器来调节时钟信号的周期。3.2 使用8个开关来改变输入比较器的数值3.3 使用比较器，对8位计数器的输出与输入8位数进行比较，产生固定频率、占空比可调节的PWM波。4设计步骤4.1确定设计的整体方案，确定设计使用的软件4.2编写设计程序代码，完成对控制器电路图的设计4.3使用Quartus对设计进行仿真调试4.4连接硬件，使用示波器观察产生的波形，对不足之处进行改进调试5设计程序代码2分频分频器l
3、ibraryieee;useieee.std_logic_1164.all;useieee.std_logic_unsigned.all;entitydivclk2isport(Tclk:instd_logic;Dclk:outstd_logic);enddivclk2;architectureartofdivclk2issignaltempdclk:std_logic:=0;beginprocess(Tclk)beginifTclkeventandTclk=1thentempdclk=nottempdclk;endif;endprocess;DclkBthenQ=1;elseQ=0;endi
4、f;endprocess;endart;6仿真波形k为输入，out为输出，clk为50MHz时钟输入7调试结果说明K8K1拨至“00000111”K8K1拨至“00001111”K8K1拨至“00011111”K8K1拨至“01111111”K8K1全拨至高电平7.2不足之处7.2.1缺陷说明 开关全拨至低电位时有毛刺产生，占空比不为0%。7.2.2原因分析使用的比较器的原理为，当两个输入端A=B时，输出为高电位。那么当输入为“00000000”时，计数器的状态为00000000时，输出为高电位，所以产生的PWM波的占空比为1/256而不为0%。7.2.3解决方法将比较器源程序改为：当AB时，输出为高电位。第 9 页FPGA课程设计题目：基于FPGA的PWM控制器设计班级： XXXXXXX姓名：XXXXXX学号：XXXXXX