应用电子毕业设计（论文）-简易数字频率计的设计.doc

《应用电子毕业设计（论文）-简易数字频率计的设计.doc》由会员分享，可在线阅读，更多相关《应用电子毕业设计（论文）-简易数字频率计的设计.doc（17页珍藏版）》请在三一文库上搜索。

1、毕业设计（论文）题 目：简易数字频率计的设计 指导教师： 姓 名： 学 号： 专 业： 应用电子专业 班 级： 07电气 起止日期：年 月 日 至 年 月 日毕业设计指导任务书毕业设计题目简易数字频率计的设计 学生姓名 专 业 指导教师 职 称 高级工程师 毕业设计的内容及要求：1、了解DAC08产生正弦波，然后利用FPGA对产生信号进行相位测量2、掌握幅度、频率及误差的要求3、测量1Hz10MHz的频率和测量2Hz1KHz占空比毕业设计进度计划：1、期限：自 2009 年 11 月 6 日起至 2010 年 2 月 28 日2、具体进度安排：时 间完 成 内 容2009、11、6至2009、

2、12、2了解课题内容，收集资料2009、12、3至2010、1、19整理资料，设计课题2010、1、20至2010、2、20书写毕业论文2010、2、21至2010、2、28整理及修改毕业论文毕业设计教师指导记录表班级 指导教师 学生姓名学号专业电气自动化第一次指导指导时间：2009、11、6指导内容：布置本次设计的题目，指导查阅电子资料的方法第二次指导指导时间：2009、12、8指导内容：检查查找资料的情况，指导了解数字频率计知识第三次指导指导时间：2010、1、7指导内容：指导了解数字频率计的工作原理第四次指导指导时间：2010、1、26指导内容：指导了解数字频率计的工作原理为写作论文做准

3、备第五次指导指导时间：2010、2、4指导内容：指导毕业论文的写作，分为几个部分来写 第六次指导指导时间：2010、2、21指导内容：指导毕业论文的书写规范目 录第一章 绪论11.1 概述11.2 设计的任务与要求2第二章 数字频率计基本的设计22.1 设计方案的论证及方块图22.1.1 设计方案论证62.1.2 设计方块图62.2 数字频率计的工作原理92.2.1 数字频率计原理图92.2.2 数字频率计工作原理102.3 数字频率计元件的选择与计算10第三章 数字频率计的制作与分类113.1 数字频率计的制作方法113.2 数字频率计的分类113.3 数字频率计的调试13第四章 结束语14

4、参考文献15致谢16附录17摘 要本设计是以FPGA为控制核心，利用TL3116比较器和LM211比较器将输入的信号变换成为方波，然后利用FPGA对方波进行计数来测量周期、频率和脉宽，并且在液晶显示器上显示测得的相关数据。本设计还扩展了相位测量功能，先用FPGA产生双路信号，经过DAC08产生正弦波，然后利用FPGA对产生信号进行相位测量。本设计基本达到要求，可以满足幅度、频率及误差的要求，而且本设计还可以测量1Hz10MHz的频率和测量2Hz1KHz占空比，完成了两项发挥部分的要求。关键词：FPGA、比较器、放大器、D/A第一章 绪论在当今电子系统非常广泛的应用领域内，到处可见到处理离散信息

5、的数字电路。供消费用的微波炉和电视、先进的工业控制系统、空间通讯系统、交通控制雷达系统、医院急救系统等在设计过程中无一不用到数字技术。数字电路制造工业的进步，使得系统设计人员能在更小的空间内实现更多的功能，从而提高系统可靠性和速度。1.1 概述集成电路的类型很多，从大的方面可分为模拟和数字集成电路两大类。虽然它们都可模拟具体的物理过程，但其工作方式有着很大的不同。甚至可能完全不同。电路中的工作信号通常是用电脉冲表示的数字信号。这种工作方式的信号，可以表达2种截然不同的现象。如以有脉冲表示“1”，无脉冲便表示“0”；以“1”表示“真”，则“0”便表示“假”，等等。反之亦然。这就是“数字信号”的含

6、义。所以，“数字量”不是连续变化的量，其大小往往并不改变，但在时间分布上却有着严格的要求，这是数字电路的一个特点。数字集成电路具有结构简单（如其中的晶体管是工作于饱和与截止2种状态，一般不设偏置电流）和同类型电路单元多（如一个计数系统需要很多同类型的触发器和门电路）的特点，因而容易实现高集成度和归一化。由于数字集成电路与电子计算机的发展紧密相关，因而发展很快，目前已是集成电路中产量最高、集成度最大的一种器件。1.2 设计的任务与要求这次我设计的课题主要是设计并制作一个简易数字频率计。频率计又称为频率计数器，是一种专门对被测信号频率进行测量的电子测量仪器。其最基本的工作原理为：当被测信号在特定时

7、间段T内的周期个数为N时，则被测信号的频率f=N/T。下面做详细的分析和具体的设计。第二章 简易数字频率计的设计2.1 设计方案的论证及方块图一. DDS的简单介绍DDS同 DSP（数字信号处理）一样，是一项关键的数字化技术。DDS是直接数字式频率合成器（Direct Digital Synthesizer）的英文缩写。与传统的频率合成器相比，DDS具有低成本、低功耗、高分辨率和快速转换时间等优点，广泛使用在电信与电子仪器领域，是实现设备全数字化的一个关键技术。 一块DDS芯片中主要包括频率控制寄存器、高速相位累加器和正弦计算器三个部分（如Q2220）。频率控制寄存器可以串行或并行的方式装载并

8、寄存用户输入的频率控制码；而相位累加器根据频率控制码在每个时钟周期内进行相位累加，得到一个相位值；正弦计算器则对该相位值计算数字化正弦波幅度（芯片一般通过查表得到）。DDS芯片输出的一般是数字化的正弦波，因此还需经过高速D/A转换器和低通滤波器才能得到一个可用的模拟频率信号。 另外，有些DDS芯片还具有调幅、调频和调相等调制功能及片内D/A变换器（如AD7008）。DDS也是药物传递系统的意思。 二. FPGA 2.1 FPGA简介 目前以硬件描述语言（Verilog 或 VHDL）所完成的电路设计，可以经过简单的综合与布局，快速的烧录至 FPGA 上进行测试，是现代 IC 设计验证的技术主流

9、。这些可编辑元件可以被用来实现一些基本的逻辑门电路（比如AND、OR、XOR、NOT）或者更复杂一些的组合功能比如解码器或数学方程式。在大多数的FPGA里面，这些可编辑的元件里也包含记忆元件例如触发器（Flipflop）或者其他更加完整的记忆块。 系统设计师可以根据需要通过可编辑的连接把FPGA内部的逻辑块连接起来，就好像一个电路试验板被放在了一个芯片里。一个出厂后的成品FPGA的逻辑块和连接可以按照设计者而改变，所以FPGA可以完成所需要的逻辑功能。 FPGA一般来说比ASIC（专用集成芯片）的速度要慢，无法完成复杂的设计，而且消耗更多的电能。但是他们也有很多的优点比如可以快速成品，可以被修

10、改来改正程序中的错误和更便宜的造价。厂商也可能会提供便宜的但是编辑能力差的FPGA。因为这些芯片有比较差的可编辑能力，所以这些设计的开发是在普通的FPGA上完成的，然后将设计转移到一个类似于ASIC的芯片上。另外一种方法是用CPLD（复杂可编程逻辑器件备）。 早在1980年代中期，FPGA已经在PLD设备中扎根。CPLD和FPGA包括了一些相对大数量的可以编辑逻辑单元。CPLD逻辑门的密度在几千到几万个逻辑单元之间，而FPGA通常是在几万到几百万。 CPLD和FPGA的主要区别是他们的系统结构。CPLD是一个有点限制性的结构。这个结构由一个或者多个可编辑的结果之和的逻辑组列和一些相对少量的锁定

11、的寄存器。这样的结果是缺乏编辑灵活性，但是却有可以预计的延迟时间和逻辑单元对连接单元高比率的优点。而FPGA却是有很多的连接单元，这样虽然让它可以更加灵活的编辑，但是结构却复杂的多。 CPLD和FPGA另外一个区别是大多数的FPGA含有高层次的内置模块（比如加法器和乘法器）和内置的记忆体。一个因此有关的重要区别是很多新的FPGA支持完全的或者部分的系统内重新配置。允许他们的设计随着系统升级或者动态重新配置而改变。一些FPGA可以让设备的一部分重新编辑而其他部分继续正常运行。2.2 FPGA工作原理FPGA采用了逻辑单元阵列LCA（Logic Cell Array）这样一个概念，内部包括可配置逻

12、辑模块CLB（Configurable Logic Block）、输出输入模块IOB（Input Output Block）和内部连线（Interconnect）三个部分。FPGA的基本特点主要有： （1）. 采用FPGA设计ASIC电路，用户不需要投片生产，就能得到合用的芯片。 （2）. FPGA可做其它全定制或半定制ASIC电路的中试样片。 （3）. FPGA内部有丰富的触发器和IO引脚。 （4）. FPGA是ASIC电路中设计周期最短、开发费用最低、风险最小的器件之一。（5）. FPGA采用高速CHMOS工艺，功耗低，可以与CMOS、TTL电平兼容。可以说，FPGA芯片是小批量系统提高系

13、统集成度、可靠性的最佳选择之一。FPGA是由存放在片内RAM中的程序来设置其工作状态的，因此，工作时需要对片内的RAM进行编程。用户可以根据不同的配置模式，采用不同的编程方式。 加电时，FPGA芯片将EPROM中数据读入片内编程RAM中，配置完成后，FPGA进入工作状态。掉电后，FPGA恢复成白片，内部逻辑关系消失，因此，FPGA能够反复使用。FPGA的编程无须专用的FPGA编程器，只须用通用的EPROM、PROM编程器即可。当需要修改FPGA功能时，只需换一片EPROM即可。这样，同一片FPGA，不同的编程数据，可以产生不同的电路功能。因此，FPGA的使用非常灵活。2.1.1 设计方案论证（

14、1）控制核心的选择采用以FPGA为控制核心，所有编程语言围绕FPGA进行描述。因为FPGA是现场可编程逻辑器件，运算速度快，精度高，而且功耗低。 （2）比较器方案的选择选用TL3116和LM211高速比较器来处理输入信号，使其被整成方波。因为LM211比较器在1MHz以下的整形效果和好，而TL3116比较器的带宽很宽，可以达到13MHz左右，满足题目要求的10MHz，并且它在高频部分的整形效果好。4.3数字式移相信号发生器的选择采用DDS技术实现。设计两路时钟相位加法器：一路写入频率控制字，另一路在前一路的基础上叠加一相差控制字。按相加后的两路地址分别对预先写入 波形数据的两块ROM进行寻址读

15、数，ROM的输出送往DA即能得到同频、带移相信息的两路波形信号。幅度控制通过两级DA实现，能方便地对相差、幅 度进行控制。2.1.2 设计方块图（1）系统组成及方框图经过上述系统方案的论证与比较，设计系统的最终方案如下：系统由FPGA、放大器THS3201、比较器TL3016、比较器LM211、LM393、模拟开关、DAC08和液晶显示组成。系统结构框图如图5.1所示。低频比较器整形电路FPGA液晶显示放大电路模拟开关高频比较整形电路DAC08DAC08LM393放大电路LM393放大电路键盘（2）主要电路模块的设计（3）比较整形电路的设计 本设计采用迟滞比较器电路来实现信号的整形。图5.2.

16、1所示是低频比较整形电路，图5.2.2所示是高频比较整形电路。本设计采用LM211比较器组成低频同相输入的迟滞比较器和采用TL3116比较器组成高频同相输入的迟滞比较器，而且采用正反馈，使其输出波形的稳定，效果较好。 图5.2.1低频比较整形电路图5.2.2高频比较整行电路（4） D/A转换电路的设计 图5.3是D/A转换电路电路。该电路用FPGA给DAC08传送8位数据，然后经过D/A转换产生正弦信号，这样便可以通过LM393放大进行相位的测量。图5.3 D/A转换电路（5） 放大电路的设计图5.4是放大电路。该电路采用两个二极管IN4007将电平稳压到0.7V左右，然后通过放大器THS32

17、01放大，放大系数通过10K的滑动变阻器可调。图5.4放大电路设计（6）理论分析与计算如图5.2.1所示，本设计采用的R3为470欧,R4为10K, ,由公式和计算得，门限电压为0.0449V,因为题目要求的最小电压为0.5V,所以门限电压的设定满足条件。如图5.2.2所示，本设计采用的R7为470欧,R8为4.7K, ,由公式和计算得，门限电压为0.0909V,因为题目要求的最小电压为0.5V,所以门限电压的设定满足条件。2.2 数字频率计的工作原理比较器是由运算放大器发展而来的，比较器电路可以看作是运算放大器的一种应用电路。由于比较器电路应用较为广泛，所以开发出了专门的比较器集成电路。 由

18、运算放大器组成的差分放大器电路，输入电压VA经分压器R2、R3分压后接在同相端，VB通过输入电阻R1接在反相端，RF为反馈电阻，若不考虑输入失调电压，则其输出电压Vout与VA、VB及4个电阻的关系式为：Vout=(1+RF/R1)R3/(R2+R3)VA-(RF/R1)VB。若R1=R2，R3=RF，则Vout=RF/R1(VA-VB)，RF/R1为放大器的增益。当R1=R2=0(相当于R1、R2短路)，R3=RF=(相当于R3、RF开路)时，Vout=。增益成为无穷大，其电路图就形成图4(b)的样子，差分放大器处于开环状态，它就是比较器电路。实际上，运放处于开环状态时，其增益并非无穷大，而

19、Vout输出是饱和电压，它小于正负电源电压，也不可能是无穷大。2.2.1 数字频率计原理图从图中可以看出，比较器电路就是一个运算放大器电路处于开环状态的差分放大器电路。 同相放大器电路如下图所示。如果图中RF=，R1=0时，它就变成与图4(b)一样的比较器电路了。图5中的Vin相当于图4(b)中的VA。2.2.2 双路防盗报警器电路工作原理从图中可以看出，比较器电路就是一个运算放大器电路处于开环状态的差分放大器电路。 同相放大器电路如下图所示。如果图中RF=，R1=0时，它就变成与图4(b)一样的比较器第三章 数字频率计的制作与分类3.1 数字频率计的制作方法经过上述系统方案的论证与比较，设计

20、系统的最终方案如下：系统由FPGA、放大器THS3201、比较器TL3016、比较器LM211、LM393、模拟开关、DAC08和液晶显示组成。系统结构框图如图5.1所示。低频比较器整形电路FPGA液晶显示放大电路模拟开关高频比较整形电路DAC08DAC08LM393放大电路LM393放大电路键盘3.2 数字频率计的分类（1）比较整形电路的设计 本设计采用迟滞比较器电路来实现信号的整形。图5.2.1所示是低频比较整形电路，图5.2.2所示是高频比较整形电路。本设计采用LM211比较器组成低频同相输入的迟滞比较器和采用TL3116比较器组成高频同相输入的迟滞比较器，而且采用正反馈，使其输出波形的

21、稳定，效果较好。 图5.2.1低频比较整形电路图5.2.2高频比较整行电路（2） D/A转换电路的设计 图3.3是D/A转换电路电路。该电路用FPGA给DAC08传送8位数据，然后经过D/A转换产生正弦信号，这样便可以通过LM393放大进行相位的测量。图3.3 D/A转换电路（3） 放大电路的设计图5.4是放大电路。该电路采用两个二极管IN4007将电平稳压到0.7V左右，然后通过放大器THS3201放大，放大系数通过10K的滑动变阻器可调。图5.4放大电路设计（4）理论分析与计算如图5.2.1所示，本设计采用的R3为470欧,R4为10K, ,由公式和计算得，门限电压为0.0449V,因为题

22、目要求的最小电压为0.5V,所以门限电压的设定满足条件。如图5.2.2所示，本设计采用的R7为470欧,R8为4.7K, ,由公式和计算得，门限电压为0.0909V,因为题目要求的最小电压为0.5V,所以门限电压的设定满足条件。3.3 数字频率计的调试（1）频率、周期测量的程序设计该程序对不同的频率段采用不同的计数个数。在1kHz以下，程序采用在输入信号的一个周期内，测量晶振计数个数，然后将这个周期内计的数乘上晶振周期，就大致得到输入信号的周期。在1kHz100kHz的情况下，程序采用在输入信号的1000个周期内，测量晶振计数个数，然后将这1000个周期内计的数乘上晶振周期，然后除以1000，

23、就大致得到输入信号的周期。在100kHz1MHz的情况下，程序采用在输入信号的5000个周期内，测量晶振计数个数，然后将这5000周期内计的数乘上晶振周期，然后除以5000，就大致得到输入信号的周期。在1MHz以上的情况下，程序采用在输入信号的10000个周期内，测量晶振计数个数，然后将这10000周期内计的数乘上晶振周期，然后除以10000，就大致得到输入信号的周期。（2） DDS产生正弦波的程序设计 先用VC编程产生一个正弦表，并将它存入ROM中。接着，通过相位累加器不停的累加，也即不停地查表,不停地把波形数据送到D/A转换器转换成模拟量输出, 从而合成波形输出。相位累加器累加到一定数值后

24、, 其输出将会溢出,产生的波形存储器的地址数值就会循环一次,意味着输出的波形完成了一个周期。所以改变频率控制字,就可以改变累加器的循环频率,6.2程序流程图开始判断频率大小计数一个周期计数1000个周期计数5000个周期计数10000个周期显示相关数据结束 图5.5程序流程图第四章 结束语在这次毕业设计中，为了做好这次设计，我花费了很多时间，有时也有放弃的念头，但是为了完成它我还是坚持了下来，在做课程设计的过程中，我深深地感受到了自己所学到知识的有限，明白了只学好课本上的知识是不够的，要通过图书馆和互联网等各种渠道来扩充自己的知识。首先设计了整个系统的方案，开始收集资料，做好整个设计后交给老师

25、修改，老师修改后反馈回来，才发现自己还很多漏洞，从中发现了自己做事不细心的坏习惯。发现要做好一件是不是那么简单的。但也不是那么难，敷衍是不可以的，要认真的去做每件事情。 一篇优秀的论文不是写出来的，而是修改出来的，这需要的是耐心，还要用心。在简易频率计设计过程中，我遇到的问题很多，有些是在自己技术上有一定的能力，每当无法实现自己的想法的时候，我就会出现浮躁的情绪，但是我没有放弃，而是适时地桥接自己的心态，在同学和老师的帮助下，终于完成了初次设计。我觉得越是自己不懂的东西越要去学，在学习的过程中你会收获很多，其中一点就是互相学习是最好的学习途径，在学习之后你会感觉到很有成就感。 在整个毕业论文设

26、计的过程中我学到了做任何事情所要有的态度和心态，首先我明白了做学问要一丝不苟，对于出现的任何问题和偏差都不要轻视，要通过正确的途径去解决，在做事情的过程中要有耐心和毅力，不要一遇到困难就打退堂鼓，只要坚持下去就可以找到思路去解决问题的。在工作中要学会与人合作的态度，认真听取别人的意见. 论文的顺利完成，首先我要感谢我的指导老师于鲁冀老师以及周围同学朋友的帮助，感谢他们提出宝贵的意见和建议。另外，要感谢在大学期间所有传授我知识的老师，是你们的悉心教导使我有了良好的专业课知识，这也是论文得以完成的基础。 此次论文也是在大学的最后一次答卷了，也是我人生在学校的最后一次答卷了，也为自己大学生活划上了一

27、个圆满的句号，也为将来的人生之路做好了一个很好的铺垫。参考文献：一、 1 谢自美主编.电子线路设计.实验.测试（第三版）.武汉：华中科技大学出版社，2005.二、 2 李群芳，张士军，黄建.单片微型计算机与接口技术（第二版）.北京：电子工业出版社，2005.三、 3 谭浩强.C程序设计教程.北京：清华大学出版社，2007.四、 4黄智伟. 全国大学生电子设计竞赛电路设计M.北京：北京航空航天出版社，2006.五、 5黄智伟. 全国大学生电子设计竞赛系统设计M.北京：北京航空航天出版社，2006.六、 6康华光. 电子技术基础模拟部分（第四版）.北京：高等教育出版社，2003.致谢 ：陈爱群老师对我的辛勤指导，以及帮助过我的同学附录 ：原理图：对不宜放在正文但对说明毕业设计的工作情况或设计结果有作用的材料（如毕业设计制作的实物图片、外文文献的复印件和中文译文、公式的推导过程、设计计算书、较大型的程序流程图、较长的源程序代码、小幅面图纸、数据表格等），可以编入毕业设计论文的附录，附录可自编目录，或按附录一、附录二、的编目方式编入毕业设计论文的总目录。若材料的篇幅较大或与毕业设计论文同册装订有困难，亦可按A4幅面独立装订成附录册。附录字数不计入论文应达到的文字数量。对工程设计类的大幅面图纸，或A4幅面以上的图纸数量较多时，可按A4幅面折叠装订成图册后收入资料袋。