数字抢答器毕业论文.doc

《数字抢答器毕业论文.doc》由会员分享，可在线阅读，更多相关《数字抢答器毕业论文.doc（34页珍藏版）》请在三一文库上搜索。

1、 编号 淮安信息淮安信息职业职业技技术术学院学院 毕毕业业论论文文 题 目数字抢答器 学生姓名李斌斌 学 号41083022 系 部电气工程系 专 业电气自动化 班 级410830 指导教师吴 伟 顾问教师王庆海 二一年七月 摘 要 I 摘摘 要要 数字抢答器是一种非常实用的电子系统，但现在多用的抢答器多是用 PLC 或单片机作为控制核心的抢答器。PLC 系统造价高昂，用 PLC 作为核心的抢答 器价格更是高的离谱，抗电磁干扰性能弱。普通小型知识竞赛不可能用到。单 片机系统需要专业的编程软件和烧录系统，对专业知识要求较高。本文设计的 数字组抢器结构简单，只需要几块常用数字集成电路即可拥有抢答器

2、的功能。 该抢答器由主体电路和拓展电路组成。优先编码电路、锁存器、译码电路将参 赛队的输入信号在显示器上输出；用控制电路和主持人开关启动报警电路，以 上两部分组成主体电路。通过定时电路和译码电路将秒脉冲产生的信号在显示 器上输出实现即时功能，构成拓展电路。 关键词关键词：抢答电路； 时序控制电路； 数字抢答器 目 录 II 目目 录录 摘摘 要要I 第一章第一章绪绪 论论1 第二章第二章 设计要求及方案选择设计要求及方案选择.2 2.1 设计要求2 2.2 方案选择2 2.2.1 主体电路选择方案：.2 2.2.2 驱动电路选择方案：.2 2.3 抢答器工作原理及组成框图3 2.3.1 抢答器

3、工作原理.3 2.3.2 抢答器的组成框图及其原理.3 第三章第三章 单元电路设计单元电路设计.5 3.1 抢答电路设计5 3.1.1 原理图设计.5 3.1.2 抢答器电路组成.6 3.2 定时电路设计11 3.2.1 定时电路原理图.11 3.2.1 定时电路原理设计.11 3.2.2 对定时器进行预置.12 3.2.555 逻辑块.13 3.3 声音报警电路的设计14 3.3.1 555 定时器组成多谐振荡器14 3.3.2 蜂鸣器报警电路.15 3.4 时序控制电路的设计16 第四章第四章 仿真分析仿真分析.17 4.1 抢答电路仿真18 4.2 定时器电路仿真18 第五章第五章 制作

4、与调试制作与调试.19 5.1 制作抢答器19 5.2 电路调试19 5.2.1 通电准备.19 5.2.2 单元电路检测.19 5.3 组装调试20 5.3.1 元器件检测.20 5.3.2 连接电路.20 5.3.3 电路调试.20 第六章第六章 总结与展望总结与展望.21 致致 谢谢.23 目 录 III 参考文献参考文献.25 附录附录 1 定时抢答器的主体逻辑电路图定时抢答器的主体逻辑电路图27 附录附录 2 元件清单元件清单28 第一章 绪论 1 第一章第一章 绪绪 论论 智力竞赛是一种生动活泼的教育方式，而抢答就是智力竞赛中非常常见的 一种答题方式。抢答能引起参赛者和观众的极大兴

5、趣，并且能在极短的时间 内，使人们迅速增加一些科学知识和生活常识。但是，在这类比赛中，对于谁 先谁后抢答，在何时抢答，如何计算答题时间等等问题，若是仅凭主持人的主 观判断，很容易出现误判。所以，我们就需要一种具备自动锁存，置位，清零 等功能智能抢答器来解决这些问题。 在本次课程设计主要设计一个供八人使用的定时抢答器。要求实现以下主 要功能：（1）为 8 位参赛选手各提供一个抢答按钮，分别编号 S0、S1、S2、S3、S4、S5、S6、S7；（2）主持人可以控制系统的清零与抢答开 始；（3）抢答器要有数据锁存与显示的功能。抢答开始后，若有任何一名选手 按动抢答按钮，则要显示其编号至系统被主持人清

6、零，并且扬声器发出提示， 同时其他人再按对应按钮无效；（4）抢答器要有自动定时功能，并且一次抢答 时间由主持人任意设定。当主持人启动“开始”键后，定时器自动减计时，并 在显示器上显示。同时扬声器上发出短暂声响；（5）参赛选手只有在设定时间 内抢答方为有效抢答。若抢答有效，则定时器停止工作，并且显示抢答开始时 间直到系统被清零；（6）若设定时间内没有选手进行抢答（按对应按钮），则 系统短暂报警，并且禁止选手超时抢答，定时器上显示 00。 数字抢答器由主体电路与扩展电路组成。优先编码电路、锁存器、译码电 路将参赛队的输入信号在显示器上输出；用控制电路和主持人开关启动报警电 路，以上两部分组成主体电

7、路。通过定时电路和译码电路将秒脉冲产生的信号 在显示器上输出实现计时功能，构成扩展电路。 利用本次设计出的电路制造成的定时抢答器，即可轻松实现在 8 人或 8 个 代表队之间进行的抢答比赛中进行控制，使得这一活动更加趣味、公平。 淮安信息职业技术学院毕业论文 2 第二章第二章 设计要求及方案选择设计要求及方案选择 2.1 设计设计要求要求 本次课程设计要求使用逻辑块，7 段译码显示器等元件设计一个 8 路数字抢 答器，该抢答器应具有以下功能： （1）为 8 位参赛选手各提供一个抢答按钮，分别编号 S0、S1、S2、S3、S4、S5、S6、S7； （2）主持人可以控制系统的清零与抢答开始； （3

8、）抢答器要有数据锁存与显示的功能。抢答开始后，若有任何一名选手 按动抢答按钮，则要显示其编号至系统被主持人清零，并且扬声器发出提示， 同时其他人再按对应按钮无效； （4）抢答器要有自动定时功能，并且一次抢答时间由主持人任意设定。当 主持人启动“开始”键后，定时器自动减计时，并在显示器上显示。同时扬声 器上发出短暂声响； （5）参赛选手只有在设定时间内抢答方为有效抢答。若抢答有效，则定时 器停止工作，并且显示抢答的队伍编号直到系统被清零 （6）若设定时间内没有选手进行抢答（按对应按钮），则系统短暂报警， 并且禁止选手超时抢答，定时器上显示 00。 2.2 方案方案选择选择 根据图 2-1 所示的

9、设计思路，该抢答器有两部分电路组成，即主体电路和 驱动电路。 主体电路的作用是判断哪位选手先按下抢答按钮。 驱动电路用来产生计时用的脉冲 2.2.1 主体主体电电路路选择选择方案：方案： (1)选手触摸按钮后的信号首先进入 RS 触发器， CP 脉冲控制锁存效果，然 后输出再进行编码，译码显示。 (2)选手触摸按钮后的信号首先进行编码，然后利用 74LS279 锁存器，它的 输出直接控制锁存功能，然后主持人开关控制锁存器的片选端，发挥清零作用。 锁存器的输出直接进入译码器然后显示。 方案（1）会使用较多的 RS 触发器。所以我选择了(2) 号方案。 2.2.2 驱动电驱动电路路选择选择方案：方

10、案： （1）利用单稳电路控制延迟时间和分频器 CC4060 进行分频产生间歇式方波。 第二章 设计要求及方案选择 3 （2）采用单稳电路控制延迟时间和比较简单的振荡器线路，经比较选用施 密特反相器构成的方波发生器比较简单，因为方波发生器的频率都比较低，所 以选用 555 定时电路。 2.3 抢抢答器工作原理及答器工作原理及组组成框成框图图 2.3.1 抢抢答器工作原理答器工作原理 根据要求应具有抢答器具有锁存、定时、显示功能。即当抢答开始后，选 手抢答按动按钮，锁存器锁存相应的选手编码，同时用 LED 数码管把选手的编 码显示出来，并且开始抢答时间的倒计时，同时用 LED 数码管把选手的所剩抢

11、 答时间显示出来，以提醒主持人和选手。抢答时间可设定 30S。接通电源后，主 持人将开关拨到“清除”状态，抢答器处于禁止状态，编号显示器灭灯，定时 器显示设定时间；主持人将开关置“开始”状态，宣布“开始”抢答器工作。 定时器倒计时，选手在定时时间内抢答时，抢答器完成：优先判断、编号锁存、 编号显示。当一轮抢答之后，定时器停止、禁止二次抢答、定时器显示剩余时 间。如果再次抢答必须由主持人再次操作“清除”和“开始”状态开关。 2.3.2 抢抢答器的答器的组组成框成框图图及其原理及其原理 定时抢答器的总体框图下图所示。他主要由主体电路和扩展电路两部分组 成。主体部分完成基本的抢答功能，即开始抢答后，

12、当选手按动抢答键时，能 显示选手的编号;同时能封锁输入电路，禁止其他选手抢答。扩展电路完成定时 抢答的功能。 抢答按钮优先编码 电路 锁存器译码电路 显示电路 主持人 控制开关 控制电路 秒脉冲产 生电路 定时电路译码电路显示电路 主体电路拓展电路 图 2-1 定时抢答器的总体框图 图 2-1 所示定时抢答器的工作过程是：接通电源时，节目支持人将开关置 于“清除”位置，抢答器处于禁止工作状态，编号显示器灭灯，定时器显示设 淮安信息职业技术学院毕业论文 4 定的时间，当主持人宣布抢答题目后，说一声“抢答开始” ，同时将控制开关拨 到“开始”位置，抢答器处于工作状态，定时器开始倒计时，当定时时间到

13、， 却没有选手抢答时，输入电路被封锁，禁止选手超时后抢答。当选手在定时时 间内按动抢答键时，抢答器会完成下面几个工作： 1. 优先编码电路立即分辨出抢答者的编号，并由锁存器进行锁存，然后有 译码显示电路显示编号； 2. 制电路要对输入编码电路进行封锁，避免其他选手再次进行抢答； 3. 控制电路要使定时器停止工作，时间器上显示抢答时间，并保持到主持 人将系统清零为止，以便进行下一轮抢答。 第三章 单元电路设计 5 第三章第三章 单元电路设计单元电路设计 3.1 抢抢答答电电路路设计设计 3.1.1 原理原理图设计图设计 图 3-1 抢答电路原理图 抢答器电路设计电路如图 3-1 所示。电路选用优

14、先编码器 74LS148 和锁存 器 74LS297 来完成。该电路主要完成两个功能：一是分辨出选手按键的先后， 并锁存优先抢答者的编号，同时译码显示电路显示编号（显示电路采用七段数 字数码显示管）；二是禁止其他选手按键，其按键操作无效。工作过程：开关 S 置于“清除“端时，RS 触发器的 R、S 端均为 0，4 个触发器输出置 0，使 74LS148 的优先编码工作标志端（图中 5 号端）0，使之处于工作状态。当开 关 S 置于“开始“时，抢答器处于等待工作状态，当有选手将抢答按键按下时（如 按下 S5），74LS148 的输出经 RS 锁存后，CTR=1,RBO(图中 4 端) =1,七段

15、显示 淮安信息职业技术学院毕业论文 6 电路 74LS48 处于工作状态，4Q3Q2Q=101,经译码显示为“5”。此外， CTR，使 74LS148 优先编码工作标志端（图中 5 号端），处于禁止状 态，封锁其他按键的输入。当按键松开即按下时，74LS148 的 此时由于仍为 CTR，使优先编码工作标志端（图中 5 号端），所以 74LS148 仍处于 禁止状态，确保不会显示出二次按键时输入信号，保证了抢答者的优先性。如 有再次抢答需由主持人将 S 开关重新置“清除”然后再进行下一轮抢答。 3.1.2 抢抢答器答器电电路路组组成成 1. 编码、锁存电路 编码、锁存电路由优先编码器 74LS1

16、48 和 RS 锁存器 74LS279 组成。优先编 码器 74LS148 是 8 线输入 3 线输出的二进制编码器（简称 8-3 线二进制编码器） ， 其作用是将输入这 8 个状态分别编成 8 个二进制码输出。优先编码器允许 0 I 7 I 同时输入两个以上的编码信号，不过在优先编码器将所有的输入信号按优先顺 序排了队，当几个输入信号同时出现时，只对其中优先权最高的一个进行编码。 其功能表如表 2.1 所示。由表看出 74LS148 的输入为低电平有效。优先级别从 至依次降低。另外，它有输入使能，输出使能和。 7 I 0 IST SYEXY 1) 74LS148 编码器 74LS148 引脚

17、图 图 3-2 74LS148 的符号图和管脚图 第三章 单元电路设计 7 74LS148 芯片的功能表 表 3.1 74LS148 功能表 输入输出 ST I0 I1 I2 I3 I4 I5 I6 I7 2 1 0 YYY EX YYs 1X X X X X X X X1 1 11 1 01 1 1 1 1 1 1 11 1 1 1 0 0X X X X X X X 00 0 0 0 1 0X X X X X X 0 10 0 1 0 1 0X X X X X 0 1 10 1 0 0 1 0X X X X 0 1 1 10 1 1 0 1 0X X X 0 1 1 1 11 0 0 0 1

18、 0X X 0 1 1 1 1 11 0 1 0 1 0X 0 1 1 1 1 1 11 1 0 0 1 00 1 1 1 1 1 1 11 1 1 0 1 优先编码器是 8 线输入 3 线输出的二进制编码器,其作用是将输入 I0 至 I7 ，8 个状态分别编成 8 个二进码输出.其功能如真值表所示.由表可以看出 74LS148 的输入为低电平有效.优先级别从 I7 至 I0 递降.另外它有输入使能,ST 输出使能 S和EX； YY a. =0 允许编码, =1 禁止编码,输出 210=111; STSTY Y Y b. S主要用于多个编码器电路的级联控制，即S总是接在优先级别低 YY 的相邻

19、编码器的端，当优先级别高的编码器允许编码，而无输入申请时， S STY =0，从而允许优先级低的相邻编码器工作，反之若优先级高的编码器有编码时， S=1，禁止相邻级别低的编码器工作 Y c. EX=0 表示210是编码输出，EX =1 表示210不是编码输出 YY Y YYY Y Y EX Y 为输出标志位。单片 74LS148 组成 8-3 进制输出的编码器，其输出 8421BCD。 由表中不难看出，在电路正常工作状态下，允许当中同时有几个输 入端为低电平，即有编码输入信号。的优先权最高，的优先权最低。当 时，无论其余输入端有无输入信号（表中以 X 表示） ，输出端输出的编码， 即。当、时，

20、无论其余输入端有无输入信号，只对编 码，输出为。 淮安信息职业技术学院毕业论文 8 74LS279 芯片具有锁存器的功能，其内部是由 4 个 RS 触发器组成的。当有 一个人优先抢答后其他的就不能抢答，其它的虽然有电平输入，但是输入的电 平保持原态不变。 其引脚图如下图所示 图 3-3 74LS279 引脚图 表 3.2 74LS279 锁存器功能表 其中：TCU 是加计数进位输出端，当加计数到最大数值时，TCU 发出一个 输入 1 2 SSR 输出 Q 0 0 0 0 X 1 X 0 1 1 1 0 1 1 1 1 1 1 0 没改变 第三章 单元电路设计 9 低电平信号（平时为高电平） ；

21、TCD 为见计数借位输出端，当减计数到 0 时， TCD 发出一个低电平信号（平时为高电平） ，TCU 和 TCD 负脉冲宽度等于时 钟低电平宽度。 2.译码、显示电路 译码电路由 74LS48 组成。而译码是编码的逆过程，其任务是恢复编码的愿 意。用七段数码显示器显示抢答组别号码。按内部连接方式不同，七段数字显 示器分为共阴极和共阳极两种。 1) 74LS48 七段显示译码器 74LS48 芯片是一个十进制（BCD）译码器，可用来驱动共阴极的发光二极 管显示器。74LS48 的内部有升压电阻，因此无需外接电阻（可直接与显示器相 连接） 。74LS48 其引脚图如下图，其功能表如下表 图 3-

22、4 74LS48 引脚图 74LS48 的功能表如下表所示。其中，A3A2A1A0 为 8421BCD 码输入端，ag 为 7 段译码输出端。 表 3.3 74LS48 的功能表 输 入输 出 功能或数字 LTRBI 3 A 2 A 1 A 0 A /BIRBO a b c d e f g 显示 字型 灭 灯 试 灯 动态灭零 0 0 0 0 0 0 0 0（输入） 1 0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 0 0 0 0 0 0 0 灭灯 8 灭灯 淮安信息职业技术学院毕业论文 10 0 1 2 3 4 5 6 7 8 9 1 1 1 1 1 1 1 1 1 1 1 0

23、 0 0 0 0 0 0 1 0 0 1 0 0 0 1 1 0 1 0 0 0 1 0 1 0 1 1 0 0 1 1 1 1 0 0 0 1 0 0 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 0 0 1 1 0 0 0 0 1 1 0 1 1 0 1 1 1 1 1 0 0 1 0 1 1 0 0 1 1 1 0 1 1 0 1 1 0 0 1 1 1 1 1 1 1 1 0 0 0 0 1 1 1 1 1 1 1 1 1 1 1 0 1 1 0 0 1 1 2 2 3 3 4 4 5 5 6 6 7 7 8 8 9 9 常用的七段显示器件：半导体数码管将十进制数

24、码分成七个字段，每段为 一发光二极管。半导体数码管（或称 LED 数码管）的基本单元是 PN 结，目前较 多采用磷砷化镓做成的 PN 结，当外加正向电压时，就能发出清晰的光线。单个 PN 结可以封装成发光二极管，多个 PN 结可以按分段式封装成半导体数码管，其 管脚排列如下图所示。 半导体显示器管脚排列图 共阴极接线图 共阳级接线图 图 3-5 七段数字显示器引脚及接线图 a b c d e fb c a b d e g a b c d g b c f g a c d f g a c d e f g a b c a b c d e f g a b c d f g a b c d e f g h

25、 9876 2345 dc() h a b c d e f g () h a b c d e f g () h RR 第三章 单元电路设计 11 图 3-6 七段数字显示器发光段组合 本设计用到的共阴极显示器和 74LS48。74LS48 可以驱动共阴极的发光显示 器，其内部有升压电阻，无需外接电阻（可以直接与显示器相连接） 。 为试灯输入： 当 =0 时，/=1 时，若七段均完好，显示字形是“8”， 该输入端常用于检查 74LS48 显示器的好坏; 当 =1 时，译码器方可进行译码 显示。用来动态灭零，当 =1 时， 且=0，输入 A3A2A1A0=0000 时， 则/=0 使数字符的各段熄

26、灭； /为灭灯输入/灭灯输出，当 =0 时不 管输入如何, 数码管不显示数字；/ 为控制低位灭零信号,当=1 时, 说明 本位处于显示状态;若 =0, 且低位为零, 则低位零被灭。 3.2 定定时电时电路路设计设计 3.2.1 定定时电时电路路原理原理图图 淮安信息职业技术学院毕业论文 12 图 3-7 定时电路原理图 3.2.1 定定时电时电路原理路原理设计设计 该部分主要由 555 定时器秒脉冲产生电路、十进制同步加减计数器 74LS192 减法计数电路、74LS48 译码电路和 2 个 7 段数码管即相关电路组成。具体电路 如图 2.7 所示。两块 74LS192 实现减法计数，通过译码

27、电路 74LS48 显示到数码 管上，其时钟信号由时钟产生电路提供。74192 的预置数控制端实现预置数，设 定一次抢答的时间，通过预置时间电路对计数器进行预置，计数器的时钟脉冲 由秒脉冲电路提供。按键弹起后，计数器开始减法计数工作，并将时间显示在 共阴极七段数码显示管 DPY_7-SEG 上，当有人抢答时，停止计数并显示此时的 倒计时时间；如果没有人抢答，且倒计时时间到时，输出低电平到时序控 2 BO 制电路，以后选手抢答无效。下面结合图 2-7 具体讲一下标准秒脉冲产生电路 的原理。结合图 2-7，图中电容 C 的放电时间和充电时间分别为 ，2 21 InCRtCR 2 7 . 0CRRI

28、nCRRt)(7 . 02)( 21212 第三章 单元电路设计 13 于是从 NE555 的 3 端输出的脉冲的频率为 ，结合我们的实际经验及考虑到元器件的成本， CRRtt f )2( 43 . 1 1 2121 我们选择的电阻值为 R1=15K，R2=68K，C=10uF，代入到上式中即得，即 Z Hf1 秒脉冲。 表 3.4 555 定时器功能表 输入输出 uI1uI2 D RuOV 状态 00导通 2/3 CC V1/3 CC V 10导通 2/3 CC V1/3 CC V 11截止 2/3 CC V1/3 CC V 1不变不变 3.2.2 对对定定时时器器进进行行预预置置 174L

29、S192 芯片的介绍 1) 74LS192 的引脚图 图 3-8 74LS192 引脚图 2) 74LS192 功能表 表 3.5 74LS192 功能表 淮安信息职业技术学院毕业论文 14 输入 输出 MRD3D2D1D0Q3Q2Q1Q0 1 0000 0 0 dcbadcba 0 1 1 加计数 0 1 1 减计数 其中：TCU 是加计数进位输出端，当加计数到最大数值时，TCU 发出一个 低电平信号（平时为高电平） ；TCD 为见计数借位输出端，当减计数到 0 时， TCD 发出一个低电平信号（平时为高电平） ，TCU 和 TCD 负脉冲宽度等于时 钟低电平宽度。 2. 74LS192 的

30、预置数的计算 根据要求使用两片 74LS192 的异步置数功能构成三十进制减法计数器。30 进制数器的预制数为 N=（0011 0000）8421BCD=（30）D。74LS192（1）计数器从 0011 状态开始计数，因此，就因取 D3D2D1D0=0011。 ；74LS192 是计数器从 0000 状态开始计数，那么，就因取 D3D2D1D0=0000。计数脉冲从 CP端输入。 它的计数原理十，每当地为计数器的 BO 端发出负跳变借位脉冲时，高位计数器 减 1 计数。当高位计数器处于全 0，同时在 CPD=0 期间，高位计数器 BO=LD=0，计数器完成异步制数，之后 BO=LD=1，计数

31、器在 CPD时钟脉冲作 用下，进入下一轮减计数。 3.2.555 逻辑块逻辑块 图 3-9 555 逻辑块 是电压控制端 DIS 是放电端 TH 是高电平触发端 CO 是使能端 CC V 第三章 单元电路设计 15 GND 是接地 OUT 是输出端 是直接置 0 端 是低电平触发器 D RTL 3.3 声音声音报报警警电电路的路的设计设计 蜂鸣器发声电路（如图 3-11）主要负责： 1、当有抢答信号输入时，扬声器发出声音以提醒其它人已经有人先抢答了。 2、用集成 555 定时器组成多谐振荡器。 3.3.1 555 定定时时器器组组成多成多谐谐振振荡荡器器 n555 定时器是一种应用特别广泛作用

32、很大的集成电路，属于小规模集成电 路，在很多电子产品中都有应用。555 定时器的作用是用内部的定时器来构成时 基电路，给其他的电路提供时序脉冲。555 定时器的内部电路框图如图 3-10 所 示。 其引脚功能： Vi1（TH）：高电平触发端，简称高触发端，又称阈值端，标志为 TH。 Vi2（）：低电平触发端，简称低触发端，标志为。TRTR VCO：控制电压端。 VO：输出端。 Disc：放电端。 ：复位端。Rd 图 3-10 555 集成块内部原理图 555 定时器内含一个由三个阻值相同的电阻 R 组成的分压网络，产生VCC 3 1 和VCC两个基准电压；两个电压比较器 C1、C2；一个由与非

33、门 G1、G2组成的基 3 2 本 RS 触发器（低电平触发） ；放电三极管 T 和输出反相缓冲器 G3。 是复位端，低电平有效。复位后, 基本 RS 触发器的端为 1（高电平） ，RdQ 经反相缓冲器后，输出为 0（低电平） 。 淮安信息职业技术学院毕业论文 16 分析图 3.3.1 的电路：在 555 定时器的 VCC端和地之间加上电压，并让 VCO悬 空，则比较器 C1的同相输入端接参考电压VCC，比较器 C2反相输入端接参考电 3 2 压VCC ，为了学习方便，我们规定： 3 1 当 TH 端的电压VCC时，写为 VTH=1，当 TH 端的电压VCC时，写为 VTR=1，当端的电压VC

34、C 且 Vi1VCC，则 VTH=1，比较器 C1输出为低电平，无论 C2输出 3 2 何种电平，基本 RS 触发器因=0，使1，经输出反相缓冲器后，VO0；TRQ 导通。这时称 555 定时器“高触发” 。 3.3.2 蜂蜂鸣鸣器器报报警警电电路路 下图中当电源经 R14、R15 对 C1 充电到 Vc2/3Vcc 时，OUT 脚输出由高变 低，放电管（7 脚内的 VT）导通，电容 C1 经 R2 和 IC1-7 脚内导通的 VT 进行放 电，当 Vc1/3 时，OUT 脚输出由低变高，电容器 C1 再次充电。 上述过程周而复始，从而就形成了振荡，产生的脉冲信号从 3 脚供使用。 第三章 单

35、元电路设计 17 图 3-11 蜂鸣器报警电路 3.4 时时序控制序控制电电路的路的设计设计 抢答与定时电路的时序控制电路如下图所示 时序控制电路是抢答器设计的关键，它要完成以下三项功能： 主持人将控制开关拨到“开始“位置时，抢答电路和定时电路进入正常抢答工作 状态。 当参赛选手按动抢答按键时，抢答电路和定时电路停止工作。 当设定的抢答时间到，无人抢答时表示此次抢答无效。 图 3-12 时序控制电路 根据上面的功能要求以及图 3-1 抢答电路，设计的时序控制电路如图 2-12 所示。图中，与门 G1 的作用是控制时钟信号 CP 的放行与禁止，门 G2 的作用 是控制 74LS148 的输入使能

36、端（即图 3-2 中的 5 端）。工作原理是：主持人控 制开关从“清除“位置拨到“开始“位置时，来自于图 2.3 中的 74LS279 的输出 1Q, 即 CTR=0，经 G3 反相，输出为 1，则 555 产生的时钟信号 CP 能够加到 74LS192 的 CPD 时钟输入端（图中用 CLCK 表示接入到 74LS192CPD 端的信号） ，定时电路进行递减计时。同时，在定时时间未到时，则“定时到信号“为 1，门 G2 的输出 =0，使 74LS148 处于正常工作状态，从而实现功能的要求。当选 手在定时时间内按动抢答按键时，CTR1，经 G3 反相，输出为 0，封锁 CP 信 号，定时器处

37、于保持工作状态；同时，门 G2 的输出 =1，74LS148 处于禁止工 作状态，从而实现功能的要求。当定时时间到时，则“定时到信号“为 0，/ST=1，74LS148 处于禁止工作状态，禁止选手进行抢答。同时，门 G1 处于 关门状态，封锁时钟 CP 信号，使定时电路保持 00 状态不变，从而实现功能 淮安信息职业技术学院毕业论文 18 的要求。 第四章 仿真分析 19 第四章第四章 仿真分析仿真分析 1.仿真软件介绍 Proteus ISIS 是英国 Labcenter 公司开发的电路分析与实物仿真软件。它运 行于 Windows 操作系统上，可以仿真、分析(SPICE)各种模拟器件和集成

38、电路， 该软件的特点是：实现了单片机仿真和 SPICE 电路仿真相结合。具有模拟电 路仿真、数字电路仿真、单片机及其外围电路组成的系统的仿真、RS232 动态 仿真、I2C 调试器、SPI 调试器、键盘和 LCD 系统仿真的功能；有各种虚拟仪 器，如示波器、逻辑分析仪、信号发生器等。支持主流单片机系统的仿真。 目前支持的单片机类型有：68000 系列、8051 系列、AVR 系列、PIC12 系列、 PIC16 系列、PIC18 系列、Z80 系列、HC11 系列、MSP430 系列、ARM7 以及各 种外围芯片。提供软件调试功能。在硬件仿真系统中具有全速、单步、设置 断点等调试功能，同时可以

39、观察各个变量、寄存器等的当前状态，因此在该软 件仿真系统中，也必须具有这些功能；同时支持第三方的软件编译和调试环境， 如 Keil C51 uVision2 等软件。具有强大的原理图绘制功能。总之，该软件是 一款集单片机和 SPICE 分析于一身的仿真软件，功能极其强大。 2.PROTEL 软件介绍 PROTEL：PROTEL 是 PORTEL 公司在 80 年代末推出的 EDA 软件，在电 子行业的 CAD 软件中，它当之无愧地排在众多 EDA 软件的前面，是电子设计 者的首选软件，它较早就在国内开始使用，在国内的普及率也最高，有些高校 的电子专业还专门开设了课程来学习它，几乎所有的电子公司

40、都要用到它，许 多大公司在招聘电子设计人才时在其条件栏上常会写着要求会使用 PROTEL。 早期的 PROTEL 主要作为印制板自动布线工具使用，运行在 DOS 环境，对硬件 的要求很低，在无硬盘 286 机的 1M 内存下就能运行，但它的功能也较少，只有 电路原理图绘制与印制板设计功能，其印制板自动布线的布通率也低，而现今 的 PROTEL 已发展到 PROTEL99SE，是个庞大的 EDA 软件，完全安装有 200 多 M，它工作在 WINDOWS95 环境下，是个完整的板级全方位电子设计系统， 它包含了电路原理图绘制、模拟电路与数字电路混合信号仿真、多层印制电路 板设计（包含印制电路板自

41、动布线） 、可编程逻辑器件设计、图表生成、电子表 格生成、支持宏操作等功能，并具有 Client/Server （客户/服务器）体系结构， 同时还兼容一些其它设计软件的文件格式，如 ORCAD，PSPICE，EXCEL 等， 其多层印制线路板的自动布线可实现高密度 PCB 的 100布通率。 淮安信息职业技术学院毕业论文 20 4.1 抢抢答答电电路仿真路仿真 4.2 定定时时器器电电路仿真路仿真 第五章 制作与调试 21 第五章第五章 制作与调试制作与调试 根据需求选择电路的设计单元进行组合，完成系统的原理图设计与 PCB 设 计，对制作好的 PCB 板，或准备好的面包板，按照装配图或原理图

42、进行器件装 配，装配好之后进行电路的调试。 5.1 制作制作抢抢答器答器 经过一系列模拟仿真，确认设计正确无误之后，在面包板上安装元件，并 尽进行焊接，制作抢答器实实物。 5.2 电电路路调试调试 5.2.1 通通电电准准备备 打开电源之前，先按照系统原理图检查制作好的电路板的通断情况，并取 下 PCB 上的集成块，然后接通电源，用万用表检查板上的各点的电源电压值， 完好之后再关掉电源，插上集成块。 5.2.2 单单元元电电路路检测检测 1) 抢答电路 把主持人的控制开关设置为“清除”位置，用万用表检查 RS 触发器的 端 为低电平，输出端（ 4Q1Q ）全部为低电平。于是 74LS48 的

43、BI=0 ，显示器 灭灯； 74LS148 的选通输入端 ST=0 ， 74LS148 处于工作状态，此时锁存电 路不工作。然后把主持人的控制开关拨到“开始”位置，优先编码电路和锁存 电路同时处于工作状态，即抢答器处于等待工作状态，给 8 路抢答端口即输入 端给上低电平的输入信号，如当有选手将按键按下时， 74LS148 的输出 =010 ， =0 ，经 RS 锁存器后， CTR=1 ， BI=1 ， 74LS279 处于工作状态， 4Q3Q2Q=101 ， =0 ，经 RS 锁存器后，出“ 5 ” 。此外， CTR=1 ，使 74LS148 仍处于禁止工作状态，其它按键的输入信号不会被接收。

44、 2) 定时电路 用示波器检查 555 的输出波形是否为 1Hz 的方波信号，如不是对 555 的 外围电路进行调整达到要求为止 。 给 74LS192 的数据输入端设定一次抢答的 时间，如 35 秒（ 00110101 ）的八位数据。观察显示器的显示时间是否进行 减一的计数。有问题按原理进行修改。 3) 时序控制 主持人将控制开关拨到“开始”位置时，抢答电路和定时电路进入正常 抢答工作状态。 当参赛选手按动抢答键时，抢答电路和定时电路停止工作。 当设定的抢答时间到，无人抢答时，同时抢答电路和定时电路停止工作。 淮安信息职业技术学院毕业论文 22 5.3 组组装装调试调试 5.3.1 元器件元

45、器件检测检测 用数字集成电路测试仪检测所用的集成电路。通过查阅集成电路手册，标 出电路图中各集成电路输入、输出端的引脚编号。各元件是否完好无损。 5.3.2 连连接接电电路路 按电路图连接电路。先在电路板上插好各种器件。在插器件的时候，要注 意器件的活口方向，同时要保证各管脚与插座接触良好，管脚不能弯曲或折断。 指示灯的正、负极不能接反。在通电以前先用万用表检查各器件的电源接线是 否正确。 5.3.3 电电路路调试调试 首先按照抢答器的功能进行操作，若电路满足要求，说明电路没有故障。 若某些功能不能实现，就要设法查找并排出故障，排出故障可按照信息流程的 正向（由输入到输出）查找，也可以按信息流

46、程逆向（右输出到输入）查找。 1、显示电路的调试 主要是由一块 74148 和一块 7448 芯片以一个七段 LED 数码显示器组成的.在 调试时,可以在编码器的各输入端接上开关,当接上电源后,用各开关打开或断开 来判断七段 LED 数码显示器是否显示正常. 2、 锁存电路的调试 在调试锁存电路时,我们可以在各触发器的 Q 端接上一个发光二极管,接 上电源,主持人开关打开,任意按下一路抢答开关,看其对应的发光二极管是否亮,然 后再按其它开关,这时其它的二极管应该不发亮则正常。其它二极管发光则不正 常。 3、 清零电路调试 清零是由主持人控制的.这个电路比较简单,只有一个指示灯,当主持人开 关断

47、开时,指示灯通过接地连接到各触发器的清零端,这时七段 LED 数码显示器 应显示为 0,如果不为零则电路不正常. 第六章 总结与展望 23 第六章第六章 总结与展望总结与展望 抢答器一般分为电子抢答器和电脑抢答器。电子抢答器的中心构造一般都 是由抢答器由数字电子集成电路组成，其搭配的配件不同又分为，非语音非记 分抢答器和语音记分抢答器。非语音记分抢答器构造很简单，就是一个抢答器 的主机和一个抢答按钮组成，在抢答过程中选手是没有记分的显示屏。语音记 分抢答器是由一个抢答器的主机、主机的显示屏以及选手的记分显示屏等构成， 具有记分等功能。电子抢答器多适用于学校和企事业单位举行的简单的抢答活 动。电

48、脑抢答器又分为无线电脑抢答器和有线电脑抢答器。无线电脑抢答器的 构成是由：主机和抢答器专用的软件和无线按钮。无线电脑抢答器利用电脑和 投影仪，可以把抢答气氛活跃起来，一般多使用于电台等大型的活动。有线电 脑抢答器也是由主机和电脑配合起来，电脑再和投影仪配合起来，利用专门研 发的配套的抢答器软件，可以十分完美的表现抢答的气氛。性能十分优越，但 造价高昂。 简易逻辑数字抢答器由主体电路与扩展电路组成。优先编码电路、锁存器、 译码电路将参赛队的输入信号在显示器上输出；通过定时电路和译码电路将秒 脉冲产生的信号在显示器上输出实现计时功能，构成扩展电路。 通过 PLC 系统和单片机可以更好的实现抢答器的制作，但 PLC 系统造价高 昂，用 PLC 设计抢答器就是大材小用，而且严重浪费钱，单片机系统需要专业 的编译、烧录系统，对专业知识的要求较高，故很少有人用单片机设计抢答器。 而采用数字电路技术设计的抢答器与目前常用的抢答器相比，首先，电路连接 简单，为大多数功能单元都能通过数字电路和逻辑块完成，第二，工作性能可 靠，抗干扰能力优于 PLC、单片机抢答器。所以本设计是一个实用的工程设计， 具有创新性。 抢答器是一种应用非常广泛的设备，在各种竞赛、抢答场合中