毕业论文-锁相环系统研究.doc

《毕业论文-锁相环系统研究.doc》由会员分享，可在线阅读，更多相关《毕业论文-锁相环系统研究.doc（33页珍藏版）》请在三一文库上搜索。

1、理工大学毕业设计摘 要锁相环(Phase-Locked Loop,PLL)电路作为时钟倍频器已经成为当代微处理器必不可少的核心组成部件。锁相环位于微处理器时钟树的最上端,其性能的优劣直接影响并决定了全芯片的最高工作频率和稳定性。 本文第一章，简要阐述了锁相环系统的原理，给出了原理框图；第二章，简要介绍了框图中各部分的作用，针对框图构成，概括介绍了鉴相器、压控振荡器、环路低通滤波器和锁相跟踪特性；第三章，介绍了滤波器的分类，滤波器的参数，以及巴特沃斯滤波器和切比雪夫滤波器,介绍了ADF4350器件，并通过该元件设计了锁相环电路，最后进行了各个元件的测试，进行了误差分析。关键词 ： 滤波器 鉴相器

2、 压控振荡器 AbstractPLL (Phase-Locked Loop, PLL circuit as a clock multiplier has become an essential core component of modern microprocessor components. PLL clock tree at the top of the microprocessor, its performance will directly affect and determine the maximum operating frequency of full-chip and st

3、ability. The first chapter briefly described the principle of the PLL system, gives the block diagram; the second chapter, a brief introduction to the role of the various parts of the block diagram for the block diagram form, an overview of the phase detector, VCO,loop low-pass filter and phase-lock

4、ed tracking features; Chapter III, the classification of the filter, the filter parameters, and the Butterworth filter and Chebyshev filter, the ADF4350 devices, and the component designPLL circuit, the final test of all components, the error analysis.Keywords: filter;phase detector;voltage-controll

5、ed oscillator;目 录绪 论1第一章 锁相环的组成21.1 锁相环系统原理21.1.1鉴相器（PD）31.1.2 压控振荡器（VCO）31.1.3 环路滤波器(LPF)41.1.4 环路的相位模型4第二章 锁相环的工作原理62.1锁相环的数学模型62.2锁相环的跟踪特性7第三章 锁相环设计93.1 滤波器的分类93.1.1 滤波器的类型103.1.2 滤波器的主要参数103.1.3滤波器的主要特性指标113.2 巴特沃斯滤波器的设计123.3 ADF4350简介143.3.1 ADF4350的主要特性153.3.2 ADF4350的功能框图及引脚说明153.4环路设计183.4.1

6、 系统实现183.4.2 VCO的调节203.4.3 分频器的调节213.4.4直流控制电压213.5锁相环系统仿真223.5.1寄存器参数设置223.5.2测试步骤24第四章 总结27致 谢28参考文献：2929理工大学毕业设计绪 论滤波器是一种使信号通过而同时抑制无用频率信号的电子装置。在信息处理，数据传输和抑制干扰等自动控制，通信等电子系统中应用广泛。滤波器一般可分为有源和无源两种，有源滤波可以使幅频特性陡峭，而无源滤波器简单易行，但幅频特性不如有源滤波，而且无源体积较大。滤波器的阶数有一阶和高阶，阶数越高，幅频特性越陡峭。高阶滤波是由一阶和二阶级联组成的。采用集成运放构成的RC有源滤波

7、具有输入阻抗高，输出阻抗低，可提供一定增益，截止频率可调等特点。PLL技术的应用现在已经变得十分广泛，其特点是可靠性高、体积小、价格低。集成电路产业的发展也十分完善。我国曾在若干年前就大力发展集成电路产业，高投入、高利润是IC电路的一大特点。集成电路设计所需资金少、成本低、利润高、与市场距离近，是我国集成电路产业发展的突破口。随着电子信息产品，通信、多媒体等的新市场，传统产业改造升级，都给集成电路产业带来新的市场空间。发展前景十分乐观。电子信息行业在前几年曾经十分风靡，最近虽然电子行业稍稍有些不景气，但今年的十大产业振兴规划中将电子信息产业列入其中，这就是对我国电子信息行业的又一次肯定。相信在

8、不久的将来随着电子信息行业的再次兴起，锁相环技术会更得到充分的应用，将其用于更多的领域，发挥其最大的功效。第一章 锁相环的组成 锁相环路是一种反馈电路，锁相环的英文全称是Phase-Locked Loop，简称PLL。其作用是使得电路上的时钟和某一外部时钟的相位同步。因锁相环可以实现输出信号的频率对输入信号频率的自动追踪，所以锁相环通常用于闭环跟踪电路。锁相环在工作的过程中，当输出信号的频率与输入信号的频率相等时，输出电压与输入电压保持固定的相位差值，即输出电压与输入电压的相位被锁住，这就是锁相环名称的由来。频率合成器是以一个高准确度和高稳定的石英晶体振荡器为基准参考频率，通过加、减、乘、除四

9、则运算，获得与石英晶体振荡器同样准确度和稳定度的频率源。目前，频率合成器已成为通信设备、电子对抗、雷达、精密测量仪器的重要部件。锁相环频率合成器是现今应用最为广泛的一种频率合成器，他具有输出频率范围大，杂散抑制特性好的特点。121.1 锁相环系统原理锁相环是一个相位自动控制系统，其基本框图如图 11，它主要由三部分构成：鉴相器（PD）、环路滤波器（LPF）、压控振荡器（VCO）。鉴相器是相位比较装置，用来检测输入信号瞬时相位i(t)与反馈瞬时相位o(t) 之间的相位差e(t) ，产生对应于两信号相位差e(t)的误差电压Ud(t)。环路滤波器的作用是滤除误差电压Ud(t)中的高频成分和噪声，以保

10、证环路要求的性能，增加系统的稳定性。压控振荡器守控制电压)uc(t)的控制，使压控振荡器的频率向输入信号的频率靠拢，也就是使差拍频率越来越低，直至消除频差而锁定。PDLPFVCOi(t)Ud(t)uc(t)o(t)图1-1锁相环路的基本构成锁相环是一个相位负反馈控制系统。它比较输入信号和压控振荡器输出频率之间的相位差，从而产生误差控制电压来调整压控振荡器的频率，以达与输入信号同频。在环路开始工作时，通常输入信号的频率与压控振荡器未加控制电压时的振荡频率是不同的，由于两信号之间存在固有频差，他们之间的相位差势必一直在变化，会不断地变到超过 2，而鉴相器的特性是以 2为周期，结果鉴相器输出的误差电

11、压就在某一范围内摆动。在这种误差电压控制下，压控振荡器的频率也就在相应的范之内变化。若压控振荡器的频率能够变化到与输入信号频率相等，便有可能在这个频率上稳定下来（当然只有在一定的条件下才可能这样）。达到稳定之后，输入信号和压控振荡器输出信号之间的频差为零，相位差不再随时间变化，误差电压为一固定值，这时环路就进入锁定状态。1.1.1鉴相器（PD）鉴相器是一个相位控制比较器， 用来检测输入瞬时相位i(t)与反馈瞬时相位o(t)之间的相位差e(t)。而输出的误差电压Ud(t)是相位差e(t)的函数。即：Ud(t)=fe(t)其中函数fe(t)称为鉴相特性。 由此可以看出鉴相器在锁相环中起误差敏感元件

12、作用。常用的正弦鉴相器可用模拟乘法器与低通滤波器的串接作为模型,如图1-2a所示；鉴相器的数学模型，如图1-2b所示。 LPFudsin+Ui(t)U0(t)ud(t)2(t)+1(t)e(t)图1-2a物理模型 图1-2b 数学模型1.1.2 压控振荡器（VCO）压控振荡器是一个电压频率变换装置， 它的振荡频率应随输入控制电压uc(t)线性的变化。即： v(t)=o+Kouc(t)其中v(t)是压控振荡器的瞬时角频率；Ko为压控灵敏度，单位是rad/s.V, o是环内压控振荡器的自由振荡角频率,它也是环路的一个重要参数。 实际应用中的压控振荡器的控制特性只有有限的线性控制范围，超出这个范围压

13、控灵敏度会下降。压控振荡器的输出是反馈到鉴相器上，对鉴相器输出误差电压uc(t)起作用的不是其频率，而是相位。其传输函数为： o(t)=KOuc(t)/s上式包含一个积分算子 1/s，这是相位与 角频率之间的积分关系形成的。这个积分是压 控振荡器固有的，因此通常称压控振荡是 PLL 中的固有积分环节。这个积分作用在路中起着相当重要的作用。实际应用中的压控振荡器的控制特性只有有限的线性控制范围，超出这个范围压控灵敏度会下降。上图中的实线是实际的压控曲线。压控振荡器的输出是反馈到鉴相器上，对鉴相器输出误差电压uc(t)起作用的不是其频率，而是相位。1.1.3 环路滤波器(LPF)环路滤波器具有低通

14、特性，它可以起到低通滤波器的作用，更重要的是它对环路参数调整起着决定性的作用。环路滤波器是一个线性电路，由电阻、电容、电感（有时还包括运算放大器）组成，在时域分析中可用一个传输算子F(p)来表示，其中p(d/dt)是微分算子；在频域分析中可用传输函数F(s)表示，其中s(j+)是复频率；若用sj=代入F(s)就得到它的频率响应F(j),故环路滤波器模型可表示如下图: Ud(t) F(p) Uc(t) ud(s) F(s) uc(s)图1-4 环路滤波器的模型环路滤波器有无源滤波器和有源滤波器两种类型，常用的环路滤波器有 RC积分滤波器、无源比例积分滤源波器和有源比例积分滤波器。1.1.4 环路

15、的相位模型前面已分别得到了环路的三个基本部件的模型，按图1-5的环路结构，将这三个模型连接起来得到环路的模型，如图 udsinF(s)KO/s1(t)e(t)ud(t) uc(t) 2(t)+-图1-5锁相环路的相位模型由图上明显看到，这是一个相位负反馈的误差控制系统。输入相位1(t)与反馈的输出相位2(t)进行比较，得到误差相位e(t)，由误差相位产生误差电压ud(t),误差电压经过环路滤波器F(s)的过滤得到控制电压uc(t),控制电压加到压控振荡器上使之产生频率偏移，来跟踪输入信号频率i(t)。在uc(t)的作用下，输出频率v(t)向输入频率i(t)靠拢，一旦达到相等时，若满足一定的条件

16、，环路就能稳定下来，达到锁定。锁定之后，被控的压控振荡器频率与输入信号频率相等，两者之间维持一定的稳态相位差。345第二章 锁相环的工作原理 2.1锁相环的数学模型1. 压控振荡器的输出经过采集并分频； 2. 和基准信号同时输入鉴相器；3. 鉴相器通过比较上述两个信号的相位差，然后输出一个直流脉冲电压；锁相环路中，鉴相器的两个输入信号电压分别为环路的输入信号电压vi(t) 和VCO电压v0(t) 。 鉴相器的作用是检测出两个输入电压之间的顺势差，并产生相应的输出电压vd(t)。若设wr为VCO未加控制电压时的固有频率，用来做为环路的参考角频率，则 （2-1） （2-2） 即 （2-3） （2-

17、4）式中，为起始相角，一般取， 所以。采用包络检波器的叠加型鉴相器，他们的输出电压平均电压可表示为 （2-5）上式中；Ad为鉴相器的最大输出电压，为 和 的瞬时相位差。 4. 控制VCO，使它的频率改变；在一般情况下，压控振荡器的振荡频率随控制电压变化的特性是非线性的，但在有限的控制带电压范围内，可近似有下咧线性方程表示： （2-6） 式中，A0为VCO频率控制特性曲线在处的斜率，称为压控灵敏度。单位为rad/sv 。根据式（2-1）将上式改为 （2-7）即 （2-8）5. 这样经过一个很短的时间，VCO 的输出就会稳定于某一期望值。67 2.2锁相环的跟踪特性锁相环可用来实现输出和输入两个信

18、号之间的相位差同步。当没有基准（参考）输入信号时，环路滤波器的输出为零（或为某一固定值）。这时，压控振荡器按其固有频率fv进行自由振荡。当有频率为fR的参考信号输入时，和同时加到鉴相器进行鉴相。如果和相差不大，鉴相器和的结果，输出一个与uR和uv的相位差成正比的误差电压ud，再经过环路滤波器滤去ud中的高频成分，输出一个控制电压uc，uc将使压控振荡器的频率fv（和相位）发生变化，朝着参考输入信号的频率靠拢，最后使fv= fR，环路锁定。环路一旦进入锁定状态后，压控振荡器的输出信号与环路的输入信号（参考信号）之间只有一个固定的稳态相位差，而没有频差存在。这时我们就称环路已被锁定。环路的锁定状态

19、是对输入信号的频率和相位不变而言的，若环路输入的是频率和相位不断变化的信号，而且环路能使压控振荡器的频率和相位不断地跟踪输入信号的频率和相位变化，则这时环路所处的状态称为跟踪状态。锁相环路在锁定后，不仅能使输出信号频率与输入信号频率严格相位差同步，而且还具有频率跟踪特性，所以它在电子技术的各个领域中都有着广泛的应用。89 第三章 锁相环设计滤波器，是一种用来消除干扰杂讯的器件，将输入或输出经过过滤而得到纯净的直流电。对于特定频率的频点或该频点以外的频率进行有效滤除的电路，就是滤波器，其功能就是得到一个特定频率或消除一个特定频率。电源滤波器是一种无源双向网络，它的一端是电源，另一端是负载。电源滤

20、波器的原理就是一种-阻抗失配网络：电源滤波器输入、输出侧与电源和负载侧的阻抗失配越大，对电磁干扰的衰减就越有效。3.1 滤波器的分类按所处理的信号：按所处理的信号分为模拟滤波器和数字滤波器两种。按所通过信号的频段：按所通过信号的频段分为低通、高通、带通和带阻滤波器四种。低通滤波器：它允许信号中的低频或直流分量通过，抑制高频分量或干扰和噪声。高通滤波器：它允许信号中的高频分量通过，抑制低频或直流分量。带通滤波器：它允许一定频段的信号通过，抑制低于或高于该频段的信号、干扰和噪声。带阻滤波器：它抑制一定频段内的信号，允许该频段以外的信号通过。按所采用的元器件：按采用的元器件分为无源滤波器和有源滤波器

21、两种。无源滤波器：仅由无源元件（R、L和C）组成的滤波器，它是利用电容和电感元件的电抗随频率的变化而变化的原理构成的。这类滤波器的优点是：电路比较简单，不需要直流电源供电，可靠性高；缺点是：通带内的信号有能量损耗，负载效应比较明显，使用电感元件时容易引起电磁感应，当电感L较大时，滤波器的体积和重量都比较大，在低频域不适用。有源滤波器：由无源元件（一般用R和C）和有源器件（如集成运算放大器）组成。这类滤波器的优点是：通带内的信号不仅没有能量损耗，而且还可以放大，负载效应不明显，多级相联时相互影响很小，利用级联的简单方法很容易构成高阶滤波器，并且滤波器的体积小、重量轻、不需要磁屏蔽(由于不使用电感

22、元件）；缺点是：通带范围受有源器件(如集成运算放大器）的带宽限制，需要直流电源供电，可靠性不如无源滤波器高，在高压、高频、大功率的场合不适用。103.1.1 滤波器的类型巴特沃斯滤波器巴特沃斯相应能够最大化滤波器的通带平坦度。该响应非常平坦，非常接近DC信号，然后慢慢衰减至截止频率点为-3dB，最终逼近-20ndB/decade的衰减率，其中n为滤波器的阶数。巴特沃斯滤波器特别适用于低频应用，其对于维护增益的平坦性来说非常重要。切比雪夫滤波器在一些应用当中，最为重要的因素是滤波器截断不必要信号的速度。如果你可以接受通带具有一些纹波，就可以得到比巴特沃斯滤波器更快速的衰减。3.1.2 滤波器的主

23、要参数滤波器的主要参数（Definitions）中心频率（Center Frequency）：滤波器通带的中心频率f0,一般取f0=（f1+f2）/2，f1、f2为带通或带阻滤波器左、右相对下降1dB或3dB边频点。窄带滤波器常以插损最小点为中心频率计算通带带宽，还有截止频率。中心频率（Center Frequency）：滤波器通带的中心频率f0，一般取f0=(f1+f2)/2，f1、f2为带通或带阻滤波器左、右相对下降1dB或3dB边频点。窄带滤波器常以插损最小点为中心频率计算通带带宽。截止频率（Cutoff Frequency）：指低通滤波器的通带右边频点及高通滤波器的通带左边频点。通常以

24、1dB或3dB相对损耗点来标准定义。相对损耗的参考基准为：低通以DC处插损为基准，高通则以未出现寄生阻带的足够高通带频率处插损为基准。通带带宽（BWxdB）：指需要通过的频谱宽度，BWxdB=（f2-f1）。f1、f2为以中心频率f0处插入损耗为基准，下降X（dB）处对应的左、右边频点。通常用X=3、1、0.5 即BW3dB、BW1dB、BW0.5dB 表征滤波器通带带宽参数。分数带宽（fractional bandwidth）=BW3dB/f0100%，也常用来表征滤波器通带带宽。插入损耗（Insertion Loss）：由于滤波器的引入对电路中原有信号带来的衰耗，以中心或截止频率处损耗表征

25、，如要求全带内插损需强调。纹波（Ripple）：指1dB或3dB带宽（截止频率）范围内，插损随频率在损耗均值曲线基础上波动的峰-峰值。带内波动（Passband Riplpe）：通带内插入损耗随频率的变化量。1dB带宽内的带内波动是1dB。带内驻波比（VSWR）：衡量滤波器通带内信号是否良好匹配传输的一项重要指标。理想匹配VSWR=1：1，失配时VSWR1。对于一个实际的滤波器而言，满足VSWR1.5：1的带宽一般小于BW3dB，其占BW3dB的比例与滤波器阶数和插损相关。回波损耗（Return Loss）：端口信号输入功率与反射功率之比的分贝（dB）数，也等于|20Log10|，为电压反射系

26、数。输入功率被端口全部吸收时回波损耗为无穷大。阻带抑制度：衡量滤波器选择性能好坏的重要指标。该指标越高说明对带外干扰信号抑制的越好。通常有两种提法：一种为要求对某一给定带外频率fs抑制多少dB，计算方法为fs处衰减量As-IL；另一种为提出表征滤波器幅频响应与理想矩形接近程度的指标矩形系数（KxdB1），KxdB=BWxdB/BW3dB，（X可为40dB、30dB、20dB等）。滤波器阶数越多矩形度越高即K越接近理想值1，制作难度当然也就越大。延迟（Td）：指信号通过滤波器所需要的时间，数值上为传输相位函数对角频率的导数，即Td=df/dv。带内相位线性度：该指标表征滤波器对通带内传输信号引入

27、的相位失真大小。按线性相位响应函数设计的滤波器具有良好的相位线性度，但频率选择性很差，限于脉冲、或调相信号传输系统应用。1112 3.1.3滤波器的主要特性指标 1、特征频率：通带截频fp=wp/(2p)为通带与过渡带边界点的频率，在该点信号增益下降到一个人为规定的下限。阻带截频fr=wr/(2p)为阻带与过渡带边界点的频率，在该点信号衰耗(增益的倒数)下降到一人为规定的下限。转折频率fc=wc/(2p)为信号功率衰减到1/2(约3dB)时的频率，在很多情况下，常以fc作为通带或阻带截频。固有频率f0=w0/(2p)为电路没有损耗时，滤波器的谐振频率，复杂电路往往有多个固有频率。2、增益与衰耗

28、滤波器在通带内的增益并非常数。对低通滤波器通带增益Kp一般指w=0时的增益；高通指w时的增益；带通则指中心频率处的增益。对带阻滤波器，应给出阻带衰耗，衰耗定义为增益的倒数。通带增益变化量Kp指通带内各点增益的最大变化量，如果Kp以dB为单位，则指增益dB值的变化量。3、阻尼系数与品质因数阻尼系数是表征滤波器对角频率为w0信号的阻尼作用，是滤波器中表示能量衰耗的一项指标。阻尼系数的倒数称为品质因数，是*价带通与带阻滤波器频率选择特性的一个重要指标，Q= w0/w。式中的w为带通或带阻滤波器的3dB带宽， w0为中心频率，在很多情况下中心频率与固有频率相等。4、灵敏度滤波电路由许多元件构成，每个元

29、件参数值的变化都会影响滤波器的性能。滤波器某一性能指标y对某一元件参数x变化的灵敏度记作Sxy，定义为： Sxy=(dy/y)/(dx/x)。该灵敏度与测量仪器或电路系统灵敏度不是一个概念，该灵敏度越小，标志着电路容错能力越强，稳定性也越高。133.2 巴特沃斯滤波器的设计 因为锁相环中，我们需要将鉴相器的信号处理后传输给压控振荡器，又因为巴特沃斯滤波器具有单调下降的幅频特性，所以本论文采用巴特沃斯低通滤波器 。 滤波器的性能可以由他的输出函数表达 （3-1）式中； v1 v2分别为输入电压和输出电压 。理想的滤波器通带和阻带的界限是截然划分的，但实际上他是不可能实现的。用元器件可以制作出接近

30、理想特性的滤波器。他的传递函数可表示为： （3-2）其中：a，b为常数，m，、n=1，2，3、（m=n）,n为滤波器阶数。如果a=0（a0除外），则传递函数变为： （3-3）令上式的，=1得： （3-4）这里k为常数。归一化为 ，设定，并令k=1，2，3，.，则各项系数表示如下；， （3-5）显而易见，巴特沃斯滤波器的增益即为常数k。 对于截止频率为的二阶低通滤波器的传递函数可以写成 （3-6）式中常数B和C是归一化系数，由于，这个传递函数可以从n=2的（3-4）演化而来；常数K为增益。如图3-1是实现（3-6）式低通滤波器的一种最简单的滤波器电路。图3-1简单的滤波器电路该带路实现（3-6）

31、时有下列关系 ( 3-7） (3-8) (3-2-9)整理得： （3-2-10） （3-11） （3-12）式中C1和C2 为任意值。先确定阶数N求出归一化极点， 在得到归一化低通滤波器的系统函数。将去归一化，将带入。得到实际的滤波器系统函数3.3 ADF4350简介ADF4350是一款内置片上低噪声压控振荡器(VC0) 的锁相环(PLL)。这款完整的频率合成器支持13751375MHz工作频率、1MHz偏移处的相位噪声为 一 155dBcHz，这相当于21GHz频率下的综合均方根 (RMS)相位误差为036。，1375MHz频率下的综合均方根相位误差为 002。ADF4350内置的压控振荡器

32、 (VCO)可以覆盖22004400MHz的频率范围。另外， ADF4350提供两个射频输出端口，使用户可对输出功率进行数字编程 。与其他同类产品不同，ADF435O支持整数N分频与 小数N分频工作模式，允许用户通过软件控制方法确定最佳杂散与相位噪声性能，从而实现最佳的性能。此外，片上 1248或 16分频电路使用户能够生成低至137.5MHz的射频输出频率。3.3.1 ADF4350的主要特性ADF4350的主要特性如下：输出频率范 围为135MHz到435GHz；分数N合成器和整数N合成器； 低相位噪音VCO；可编程且可被分为1248路或16路 的输出；典型的均方根抖动值05ps；30到3

33、6V电源； 18V逻辑兼容性；可编程双模45或89预先分频；可编 程输出功率电平；RF输出屏蔽功能；3线串行接口；模拟和数字锁定检测；开关带宽快速锁定模式；减小周期滑移。图3-2 ADF4350锁相频率合成器内部结构3.3.2 ADF4350的功能框图及引脚说明 ADF4350是集成了电压控制振荡器(VCO)的宽带时 钟合成器，如果和外部环路共同使用来滤除外部参考频 率，可以确保分数N和整数N锁相环(PLL)频率合成器 的执行，其输出频率在22GHz到44GHz之间。针对那些需要隔离的应用，RF输出级可以被屏蔽。屏蔽功能既可以通过引脚控制，也可以通过软件控制。ADF4350 还可提供辅助RF输

34、出，并具有省电模式。所有寄存器的 控制都是通过一个3线接口进行的。该设备在30 36V电源的供电下运行，并提供省电模式。 ADF4350主要应用于无线基础设施(WCDMA、TDCDMA、wiMax、 GSM、PCS、DCS、DECT)、测试设备、时钟生成、无线 LANs及CATV设备等。图3-3 AFD4350器件ADF4350引脚说明如下： CLK(1)：串行时钟输入端。高阻CM0S输入，数据 在时钟上升沿锁存在32位移位寄存器中。 DATA(2)：串行数据输入端。高阻CM0S输入，串 行数据首先加载MSB，第三位LsB为控制位。 LE(3)：加载使能端。CMOS输入，当LE高电平时数 据存

35、人移位寄存器。 CE(4)：芯片使能端。该引脚逻辑低电平关闭装置，使电荷泵处于三态模式；引脚逻辑高电平时，由电源关闭位的状态启动装置。 SW(5)：快锁开关。从环路滤波器与该引脚相连即可使用快锁模式。 (6)：电荷泵电源该引脚相当于AVm，去耦电容到地尽可能放置在靠近该引脚的位置。 (7)：电荷泵输出端。启动时，提供士给外部 环路滤波器，连接环路滤波器至以驱动内部VCO。 (8)：电荷泵地。这是 地返回引脚 AGND(9)：模拟地。这是地返回引脚。 (1O)：模拟电源。电源范围3O36V。去耦电容到地尽可能放置在靠近该引脚的位置， 必须与 值相同。 (11，18，21)：VCO模拟地。 A+(

36、12)、A_(13)：VCO输出和互补输出。输出是可编程的，可得到VCO的基本输出或分频输出。 B+(14)、 B- (15)：VCO辅助输出和辅助 互补输出。输出是可编程的，可得到VCO的基本输出或分频输出。 (16，17)：VCO电源。电源范围3o36V。 去耦电容到地尽可能放置在靠近该引脚的位置，必须 和值相同。 TEMP(19)：温度补偿输出。 VTUNe(20)：控制 VCO的输入。该电压是由滤波 输出电压得到，它决定输出频率。 (22)：在该端与地之间连接一个电阻设置电荷泵输出电流，在R 端标称偏置电压为O55V，和的关系式为：= 255 这里：=5 1K，= 5mA。 (23)：

37、在一半调谐范围，内部补偿其偏差。 (24)：参考电压。 LD(25)：锁定检测输出端。该端输出一个逻辑高电平表明锁相环锁定，输出低电平即失锁。 (26)：RF电源关闭。该端逻辑低电平时屏蔽 RF输出，这一屏蔽功能可用软件控制。 DGND(27)：数字地。 (28)：数字电源。该端应与电压相同。 (29)：参考输入 这是一个以2为标称起 点的CMOS输入，相当于100K输入电阻的DC。这个 输入电压能够驱动一个TTL或CMOS晶体振荡器，也可 以进行交流耦合。 MUXOUT(3O)：复合输出。它允许锁定检测，配置RF，或配置参考频率进入外部链接部分。SDG (31)：数字 -调节器地。SDVDD

38、(32)：数字E-A调节器电源。应与值相同。14153.4环路设计环路滤波器是一个低通滤波器, 用来滤除高频杂散信号。为了对杂波的抑制达到60 dBc, 本文选用三阶无源环路滤波器, 为了实现较快的锁定, 本文设计的环路带宽为100 kHz, 环路滤波器的具体参数可以通过ADS仿真软件设计。经过优化后的环路滤波器的仿真图如图4-5所示。图3-5中环路滤波器参数为: C1 = 18 pF, C 2 = 220 pF, C3 = 8. 5 pF, R 1 a=6. 2 k, R 1 = 18 k, R2 = 30 k。在电路调试时, 上述参数还需根据实际情况进行更改和优化。图3-4 环路滤波器仿真

39、电路图3.4.1 系统实现ADF4350锁相频率合成器与单片机ATMEGA8的主要连接图如图3-6所示。图中, 单片机的双向I /O口PC0 PC4 分别与ADF4350 的CE、LE、DATA、CLK、LD连接。CLK 为串行时钟输入, CE 为芯片使能, LE为加载使能, DATA 为串行数据输入, LD 锁定检测输出引脚, 此引脚输出逻辑高电平表示锁相环锁定。图3-5为数据写入寄存器的时序电路图。LE 下降沿提供串行数据同步, 之后, CLK 上升沿来时, DATA从MSB开始依次写入32位移位寄存器中, 直到LSB写入到32位移位寄存器后, 在LE的上升沿将存储在32位移位寄存器中的数

40、据一次传给R 0 R5 中的一个寄存器, 用于对R0 R5 初始化。由于篇幅限制, 本文仅给出了单片机的PC2发送一个字节的程序。PC3用来产生控制时钟CLK。void PORTC2_sent_1_byte( unsigned int databyte) unsigned int save; int ;i for( i= 0; i = 7; i+ + ) PORTC& = B IT( 3); / /PC3置0;PORTD& = BIT( 5); / / PD5置0;save= databyte ;i / /将databyte左移i位后给saveif( save& 0x80) PORTC |=

41、B IT( 2); / / 若save的最高位为1则PC2置1;else PORTC& = BIT( 2); / / 若save的最高位为0则PC2置0;PORTC |= BIT( 3); / / PC3置1;PORTD |= BIT( 5); / / PD5置1;s_ms( 50); / /延时50msPORTC& = BIT( 3); / / PC3置0;PORTD& = BIT( 5); / / PD5置0;s_ms( 50); / / 延时50ms图3-5时序电路图图3-6 单片机与ADF4350主要连接图3.4.2 VCO的调节压控振荡器HMC509LP5，供电电压为5V，在使用之前

42、先将HMC509LP5的芯片焊接在电路当中，在21脚加入供电电压5V，使VCO处于工作状态，19脚的输出短接频谱分析仪，利用外接电源调出一个电压小于5V的电压，加入到HMC509LP5的29脚电压控制角，观察频谱分析仪的输出是否有信号。如果有信号输出，表明VCO已处于正常的工作状态。根据HMC509LP5的电压控制曲线，如图3-8所示。由图3-7可知，压控振荡器HMC509LP5设计输出频率如果在7.8-8.6GHz之间，控制电压应在3-8V之间。如图3-7所示，在工作电压为5V时，HMC509LP5的控制电压（VTUNE）与输出频率之间的曲线关系为电压增加，输出频率增加，输出频率和控制电压之

43、间成正比。图3-7 HMC509LP5的控制电压与输出频率关系曲线外接电压源调节一个电压为3 V的电压信号加到HMC509LP5的29脚电压控制角，观察频谱分析仪的输出在7.8GHz频率左右；再调节29角的外接控制电压到8V，观察频谱分析仪的输出在8.8GHZ频率左右。由图3-8可知，压控振荡器HMC509LP5设计输出频率如果在7.8-8.6GHz之间，控制电压应在3-8V之间。3.4.3 分频器的调节将分频器HMC365S8G的4引脚接5V的工作电压，5引脚接压控振荡器HMC509LP5的12引脚，3引脚接频谱分析仪。在压控振荡器HMC509LP5的19引脚输出信号的同时，12引脚输出一个

44、2分频信号，我们将这个信号接入分频器HMC365S8G进行4分频，重复压控振荡器的调节过程的同时，在HMC365S8G的3引脚接频谱分析仪观察，是否有4分频的信号输出，如果有说明分频器工作正常。3.4.4直流控制电压通过3.4.2步我们可以知道，输出频率7.8-8.6GHz之间可调，控制电压必须在310V之间可变。这就要求我们VCO的控制电压必须在3-8V之间才能满足设计要求。在调试的时候，考虑到锁相芯片ADF4350的输出最高控制电压小于电源电压5V，不能满足3-8V的要求，所以ADF4350电荷泵的输出经低通滤波器后得到一个直流电压后必须通过加法器得到另一个电压进行补充。本设计采用TMS320LF2407控制锁相芯片ADF4350和D/A芯片MAX538的方式得到两个直流电压，两个直流电压经加法器叠加后得到控制VCO的电压，由于D/A芯片MAX538输出可以在工作电压5V以内，这样VCO的控制电压范围基本满足。16 3.5锁相环系统仿真3.5.1寄存器参数设置设计中使用10MHz晶振或者信号源做为参考输入，差分3.45GHz输出。采用小数分频模式，低噪声模式，鉴相器频率为20MHz，环路滤波器带宽为100