《毕业设计（论文）-59秒自动计数器的设计与实现.doc》由会员分享，可在线阅读，更多相关《毕业设计（论文）-59秒自动计数器的设计与实现.doc（44页珍藏版）》请在三一文库上搜索。
1、武汉工程大学邮电与信息工程学院毕业论文（设计）59秒自动计数器的设计与实现 摘 要:数字钟是采用数字电路实现对.时,分,秒.数字显示的计时装置,广泛用于个人家庭,车站, 码头办公室等公共场所,成为人们日常生活中不可少的必需品,由于数字集成电路的发展和石英晶体振荡器的广泛应用,使得数字钟的精度,远远超过老式钟表, 钟表的数字化给人们生产生活带来了极大的方便，而且大大地扩展了钟表原先的报时功能。数字钟是一个将“时”，“分”，“秒”显示于人的视觉器官的计时装置。它的计时周期为24小时，显示满刻度为23时59分59秒。一个基本的数字钟电路主要由秒信号发生器、“时、分、秒、”计数器、译码器及显示器组成。
2、关键词：译码显示 计数器 频率发生器Will: a digital clock is picked by digital circuit, points to realize, SEC. The timer. Digital display, widely used in individual family, station, wharf and public places such as office, as people daily life necessities, due to the development of digital IC quartz crystal oscillato
3、r and extensive application of the digital clock, precision, far more than old clocks and watches for production of digital life brought great convenience, and greatly expanded the clock chime of the original function. A digital clock is a time, and points, the second man, in the visual display of t
4、he timer organs. Its time for 24 hours, show period for the full scale 23 when 59 59 seconds. A basic digital clock circuit mainly by the second signal generator, when, minutes and seconds, counters, decoder and monitor.Keywords: decoding display counter frequency generator目 录摘 要1前言41 方案设计与论证51.1方案设
5、计51.2 论证51.3 数字钟的组成框图61.3.1 定时器61.3.2时间计数器电路61.3.3 译码驱动电路7 2 系统分析与设计.62.1单元电路设计和器件选择72.1.1 定时器7 2.1.2 60进制计数器102.1.3 24进制计数器122.1.4 译码显示器132.2 完整电路图和工作原理.162.2.1 电路原理图172.2.2 工作原理182.2.3所用器件列表192.3 电路的安装焊接与调试192.3.1电路的安装焊接192.3.2电路的调试202.4数字钟电路布线图213.数字钟的设计与制作223.1 数字钟的基本组成及工作原理223.1.1数字钟的构成223.数字钟的
6、工作原理233.3 数字钟的设计与制作254 数字钟的设计与制作.304.1 试用CPLD器件设计并制作一数字钟315、整体电路设计思路335.1时钟电路345.1整点报时电路365.2作息时间自动打铃器和工业控制器366.全硬件LED数显电子钟376.1液晶显示模块386.3测试方法及结果40结论42致谢43参考文献44前言数字钟是一个将“ 时”，“分”，“秒”显示于人的视觉器官的计时装置。它的计时周期为24小时，显示满刻度为23时59分59秒。一个基本的数字钟电路主要由译码显示器、“时”，“分”，“秒”，计数器和定时器组成。干电路系统由秒信号发生器、“时、分、秒、”计数器、译码器及显示器、
7、电路组成。秒信号产生器是整个系统的时基信号，它直接决定计时系统的精度，一般用石英晶体振荡器加分频器来实现，在此我们用555定时器来实现。将标准秒信号送入“秒计数器”，“秒计数器”采用60进制计数器，每累计60秒发出一个“分脉冲”信号，该信号将作为“分计数器”的时钟脉冲。“分计数器”也采用60进制计数器，每累计60分钟，发出一个“时脉冲”信号，该信号将被送到“时计数器”。“时计数器”采用24进制计时器，可实现对一天24小时的累计。译码显示电路将“时”、“分”、“秒”、计数器的输出状态送到七段显示译码器译码，通过七位LED七段显示器显示出来 1方案设计与论证1.1方案设计一个基本的数字钟电路主要由
8、译码显示器、“时”，“分”，“秒”计数器和定时器组成。干电路系统由秒信号发生器、“时、分、秒、”计数器、译码器及显示器、电路组成。方案一：首先构成一个CB555定时器产生震荡周期为一秒的标准秒脉冲，由74LS160采用清零法分别组成六十进制的秒记数器、六十进制分记数器、二十四进制时记数器。使用CB555定时器的输出作为秒记数器的CP脉冲，把秒记数器地进位输出作为分记数器地CP脉冲，分记数器的进位输出作为时记数器的CP脉冲。使用74LS48为驱动器， BS201A数码管作为显示器，。方案二：首先构成一个CB555定时器产生震荡周期为一秒的标准秒脉冲，由74LS160采用置数法分别组成六十进制的秒
9、记数器、六十进制分记数器，二十四进制时记数器采用清零法。使用CB555定时器的输出作为秒记数器的CP脉冲，把秒记数器地进位输出作为分记数器地CP脉冲，分记数器的进位输出作为时记数器的CP脉冲。使用74LS48为驱动器， BS201A数码管作为显示器。1.2 论证方案一和方案二的设计都很正确，但是方案二在60进制计数器上采用的是置数法，比方案一效果要好。因为清零法在计数进位上不稳定，需要加一个触发器，效果就会非常好，但是本着设计简单，效果稳定的前提下采用方案二。通过数字钟方框图和原理图可以看出，秒信号产生器是整个系统的时基信号，它直接决定计时系统的精度，一般用石英晶体振荡器加分频器来实现，在此我
10、们用555定时器来实现。将标准秒信号送入“秒计数器”，“秒计数器”采用60进制计数器，每累计60秒发出一个“分脉冲”信号，该信号将作为“分计数器”的时钟脉冲。“分计数器”也采用60进制计数器，每累计60分钟，发出一个“时脉冲”信号，该信号将被送到“时计数器”。“时计数器”采用24进制计时器，可实现对一天24小时的累计。译码显示电路将“时”、“分”、“秒”、计数器的输出状态送到七段显示译码器译码，通过七位LED七段显示器显示出来。1.3 数字钟的组成框图数字钟的组成框图如图1-1所示。图1-1 数字钟方框图1.3.1 定时器定时器由CB555得到1Hz的矩形波信号供秒计数器进行计数.分频器实际上
11、也就是计数器。1.3.2时间计数器电路 时间计数电路由秒个位和秒十位计数器,分个位和分十位计数器及时个位和时十位计数器电路构成,其中秒个位和秒十位计数器,分个位和分十位计数器为60进制计数器,而根据设计要求,时个位和时十位计数器为24进制计数器。1.3.3 译码驱动电路 译码驱动电路将计数器输出的8421BCD码转换为数码管需要的逻辑状态,并且为保证数码管正常工作提供足够的工作电流。1.3.4 数码管 数码管通常有发光二极管(LED)数码管和液晶(LCD)数码管,本设计提供的为LED数码管。 2 系统分析与设计2.1单元电路设计和器件选择2.1.1 定时器定时器采用555定时器，它是一种数字、
12、模拟混合型的中规模集成电路，应用十分广泛。它是一种产生时间延迟和多种脉冲信号的电路，由于内部电压标准使用了三个5K电阻，故取名555电路。其电路类型有双极性和CMOS型两大类，二者的结构和工作原理类似。二者的逻辑功能和引脚排列完全相同，易于互换。该信号将作为“分计数器”的时钟脉冲。“分计数器”也采用60进制计数器，每累计60分钟，发出一个“时脉冲”信号，该信号将被送到“时计数器”。“时计数器”采用24进制计时器，可实现对一天24小时的累计。译码显示电路将“时”、“分”、“秒”、计数器的输出状态送到七段显示译码器译码，通过七位LED七段显示器显示出来。图2-1 555定时器内部原理图表2-1 C
13、B555的功能表为了提高电路的带负载能力，还在输出端设置了缓冲器G4 。 如果将 端经过电阻接到电源上，那么只要这个电阻的阻值足够大， 为高电平时 也一定为高电平， 为低电平时 也一定为低电平。555定时器能在很宽的电源电压范围内工作，并可承受较大的负载电流。双极性555定时器的电源电压范围为516 V，最大的负载电流达200mA。CMOS型7555定时器的电源电压范围为318 V，但最大负载电流在4mA以下。可以设想，如果使 和 的低电平信号发生在输入电压信号的不同电平，那么输出与输入之间的关系将为施密特触发特性；如果在 加上一个低电平触发信号以后，经过一定的时间能在 端自动产生一个低电平信
14、号，就可以得到单稳态触发器；如果能使 和 的低电平信号交替地反复出现，就可以得到多谐振荡器。555电路的引脚排列图如图2-2 555定时器引脚排列图555定时器管脚图 引脚图 内容来自chn-图1-1 555定时器引脚排列图利用555定时器构成多谐振荡器，按下图图2-3 555定时器构成多谐振荡器连线。 图2-3 555定时器构成多谐振荡器通过调节RW来7端的电压大小从而改变输出端3电压Vo的波形。T1=(Rw+R)Cln2 T2=RCln2 T=T1+T2=(Rw+2R)Cln2 当R=47K,C=10uF。由公式得当Rw=47K时输出端输出震荡频率为1Hz。周期是1秒，即可作为秒的脉冲输入
15、标准秒脉冲。2.1.2 60进制计数器60进制计数器有2片74LS160和74LS00连接而成。74LS00是2输入四与非门，其管脚图如下图2-4 74LS00管脚图74LS00在此电路中是为了到23或59以后再进位时进行置零。可以用于置数法和清零法的反馈。74LS160引脚图如下图2-5 74LS160引脚图所示。图2-5 74LS160引脚图表2-2 74LS160功能表利用74LS160和74LS00即可以组成60进制计数器作为分和秒计数器，60进制计数器接线如下图。其中输出的脉冲作为下一个计数器的脉冲输入。采用的是置数法连接电路。图2-6 60进制原理图第一片的74LS160的输出C经
16、74LS00反向后接第二片的CP,当第1片的计数到9时,C输出高电平,此时第2片计数器CP=0,当下一个秒脉冲到达时第1片变为0,第2片变为CP脉冲成为上升沿,第2片计数器计数为1。这样一直计数下去当计数到50以后,第2片计数器的LD接第2片的计数器输出接了74LS00的Q0和Q2对应的反向输出此时为LD=0,下一个脉冲到达第1片时，第1片计数从0开始计数，当第1片计为9时，第2片计数变为0；因为下一秒第1片将给第2片了一个CP脉冲，第2片的计数器输出接了74LS00的Q0和Q2对应的输出,并且第1片给第2片一因此在变为6的瞬间置零,也变为0,达到了计60的目的。2.1.3 24进制计数器24
17、进制计时器是由2片74LS160和74LS00连接而成4LS160和74LS00的功能、管脚图和上面2-6 60进制计数器的一样。利用74LS160和74LS00即可以组成24进制计数器作为分和秒计数器，24进制计数器接线如下图。采用的是清零法连接电路。图2-7 24进制原理图24进制计数器开始计数时与60进制完全相同, 第一片的74LS160的输出C接第二片的ET和EP,当第1片的计数到9时,C输出高电平,此时第2片计数器开始计数,当下一个秒脉冲到达时第1片变为0,第2片变为1,这样一直计数下去但当计到23时,下一脉冲到达时由于时计数器的第1片的Q2和第2片的Q1接74LS00,对应的输出同
18、时接了两片的R置零端,在要变成24的瞬间两片都变为0,实现对一天24小时的累计。2.1.4 译码显示器 译码显示器电路由译码器74LS48和数码管组成。 译码器74LS48管脚图如下 译码器逻辑图如图2-9 七段译码器逻辑所示图2-9 七段译码器逻辑图74LS48BCD七段译码驱动器真值表十进制数或功能输 入输 出DCBAabCdefg01100001111111011000110110000210010111011013100111111100141010010110011510101110110116101101001111171011111110000811000111111119110
19、0111110011101101010001101111101110011001121110010100011131110111001011141111010001111151111110000000灭灯00000000灭零10000000000000试灯011111111表2-3 74LS48BCD七段译码驱动器真值表字符显示器：分段式显示是将字符由分布在同一平面上的若干段发光笔划组成。电子计算器，数字万用表等显示器都是显示分段式数字。而LED数码显示器是最常见的。通常有红、绿、黄等颜色。LED的死区电压较高，工作电压大约1.53V，驱动电流为几十毫安。74LS47译码驱动器输出是低电平有效
20、，所以配接的数码管必须采用共阳极接法；而74LS48译码驱动器输出是高电平有效，所以，配接的数码管必须采用共阴极接法。数码管常用型号有BS201、BS202等。下图是共阴极式LED数码管的原理图，使用时，公共阴极接地，7个阳极a到g由相应的BCD七段译码器来驱动。图2-10 共阴极式LED数码管的原理图共阴极数码管管脚图如下：图2-11 共阴极数码管管脚图译码显示接线图，如下图所示：图2-12 译码显示原理图按照上图连接好的电路皆可以作为译码显示电路。所用到的各个分离期间现在我们已经清楚了他们的用法及接线方法,我们就可以根据方框图能轻易的画出总的电路图。2.2 完整电路图和工作原理2.2.1
21、电路原理图 图2-13 数字钟原理图2.2.2 工作原理 一个基本的数字钟电路系统主要有秒信号发生器、“时、分、秒、”计数器、译码器及显示器、电路组成。秒信号产生器是整个系统的时基信号，它直接决定计时系统的精度，一般用石英晶体振荡器加分频器来实现，在此我们用555定时器来实现。将555定时器与电阻、电容按照555定时器构成多谐振荡器图(图在2.1.1中)接线,组成一个输出1秒的标准秒脉冲,将标准秒信号送入“秒计数器” 。“秒计数器”采用60进制计数器，是由2片74LS160和1片74LS00采用置数法连接而成(如图2.1.2),第一片的74LS160的输出C经74LS00反向后接第二片的CP,
22、当第1片的计数到9时,C输出高电平,此时第2片计数器CP=0,当下一个秒脉冲到达时第1片变为0,第2片变为CP脉冲成为上升沿,第2片计数器计数为1。这样一直计数下去当计数到50以后,第2片计数器的LD接第2片的计数器输出接了74LS00的Q0和Q2对应的反向输出此时为LD=0,下一个脉冲到达第1片时，第1片计数从0开始计数，当第1片计为9时，第2片计数变为0；因为下一秒第1片将给第2片了一个CP脉冲，第2片的计数器输出接了74LS00的Q0和Q2对应的输出,并且第1片给第2片一因此在变为6的瞬间置零,也变为0,达到了计60的目的,这时从第2片中引出一个分脉冲作为分计数器的输入CP脉冲。“分计数
23、器”也采用60进制计数器，每累计60分钟，发出一个“时脉冲”信号，此计数原理与秒计数器完全相同。从分计数器输出的该信号将被送到“时计数器”。“时计数器”采用24进制计时器，也是有2片74LS160和1片74LS00采用清零法连接而成(如图2.1.3) 。24进制计数器开始计数时第一片的74LS160的输出C接第二片的ET和EP,当第1片的计数到9时,C输出高电平,此时第2片计数器开始计数,当下一个秒脉冲到达时第1片变为0,第2片变为1,这样一直计数下去但当计到23时,下一脉冲到达时由于时计数器的第1片的Q2和第2片的Q1接74LS00,对应的输出同时接了两片的R置零端,在要变成24的瞬间两片都
24、变为0,实现对一天24小时的累计。译码显示电路将“时”、“分”、“秒”、计数器的输出状态送到七段显示译码器译码，通过七位LED七段显示器显示出来。只要按照图2.1.4接好电路图即可,输出的数码即可在数码管中对应显示。2.2.3所用器件列表1十进制计数器74LS160六片2七段译码器74LS48六片3四输入与非门74LS00三片4六反相器74LS04两片5数码显示管BS201A六个6定时器CB555一片7可变电阻100K一个8电阻47K一个9电容10uF一个10电容0.01uF一个11面包板一个12导线米5表2-4 器件列表2.3 电路的安装焊接与调试2.3.1电路的安装焊接数字钟的所选原器件在
25、2.1中已经介绍，我们根据所给的器件根据所给的器件在面包板上进行焊接。在此我们进行手工焊接。手工焊接的基本操作方法：焊前准备：准备好电烙铁以及镊子、剪刀、斜口钳、尖嘴钳、焊料、焊剂等工具，将电烙铁及焊件搪锡，左手握焊料，右手握电烙铁，保持随时可焊状态。用烙铁加热备焊件。送入焊料，熔化适量焊料。移开焊料。当焊料流动覆盖焊接点，迅速移开电烙铁。掌握好焊接的温度和时间。在焊接时，要有足够的热量和温度。如温度过低，焊锡流动性差，很容易凝固，形成虚焊；如温度过高，将使焊锡流淌，焊点不易存锡，焊剂分解速度加快，使金属表面加速氧化，并导致印制电路板上的焊盘脱落。尤其在使用天然松香作助焊剂时，锡焊温度过高，很
26、易氧化脱皮而产生炭化，造成虚焊。按照手工焊接的基本操作方法进行焊接，将各个原器件按照要求都焊接在面包板上，完成器件的安装与焊接。2.3.2电路的调试将焊接好的电路进行调试。将电路接到+5伏电源上，观察数码管显示是否正常。如果显示正常，计数正确，是从00：00：00计数到23：59：59说明电路原理和安装焊接正确，设计、调试成功。如果不是上面所说情况，说明电路存在问题，需要找出问题所在，仔细检查电路是否设计正确、是否存在虚焊、是否焊接错误等，找出错误继续调试，直到调试成功为止。2.4数字钟电路布线图完整电路布线图如下所示：图2-14 数字钟布线图 通过这次对数字钟的设计与制作，让我了解了设计电路
27、的程序，也让我了解了关于数字钟的原理与设计理念。在此次的数字钟设计过程中,更进一步地熟悉了芯片的结构及掌握了各芯片的工作原理和其具体的使用方法.在连接六十进制的进位及二十四进制的接法中,要求熟悉逻辑电路及其芯片各引脚的功能,那么在电路出错时便能准确地找出错误所在并及时纠正了.在设计电路中,输出不一定是从Vo端口输出,例如六十进制的输出就不是从Vo输出,而是从与非门的输出接反向器74LS00输出来作为下一个计数的输入脉冲。再就是注意有极性电容器其 “ ” 与 “ ” 极不能接错，例如电容器上的标记方向要易看可见。3.数字钟的设计与制作数字钟是一种用数字电路技术实现时、分、秒计时的装置，与机械式时
28、钟相比具有更高的准确性和直观性，且无机械装置，具有更更长的使用寿命，因此得到了广泛的使用。数字钟从原理上讲是一种典型的数字电路，其中包括了组合逻辑电路和时序电路。目前，数字钟的功能越来越强，并且有多种专门的大规模集成电路可供选择。从有利于学习的角度考虑，这里主要介绍以中小规模集成电路和PLD器件设计数字钟的方法。3.1 数字钟的基本组成及工作原理3.1.1数字钟的构成数字钟实际上是一个对标准频率（1HZ）进行计数的计数电路。由于计数的起始时间不可能与标准时间（如北京时间）一致，故需要在电路上加一个校时电路，同时标准的1HZ时间信号必须做到准确稳定。通常使用石英晶体振荡器电路构成数字钟。图1.1
29、所示为数字钟的一般构成框图。图1.1 数字钟的组成框图晶体振荡器电路晶体振荡器电路给数字钟提供一个频率稳定准确的32768z的方波信号，可保证数字钟的走时准确及稳定。不管是指针式的电子钟还是数字显示的电子钟都使用了晶体振荡器电路。分频器电路分频器电路将32768z的高频方波信号经32768（）次分频后得到1Hz的方波信号供秒计数器进行计数。分频器实际上也就是计数器。时间计数器电路时间计数电路由秒个位和秒十位计数器、分个位和分十位计数器及时个位和时十位计数器电路构成，其中秒个位和秒十位计数器、分个位和分十位计数器为60进制计数器，而根据设计要求，时个位和时十位计数器为12进制计数器。译码驱动电路
30、译码驱动电路将计数器输出的8421BCD码转换为数码管需要的逻辑状态，并且为保证数码管正常工作提供足够的工作电流。数码管数码管通常有发光二极管（LED）数码管和液晶（LCD）数码管，本设计提供的为LED数码管。3.数字钟的工作原理）晶体振荡器电路晶体振荡器是构成数字式时钟的核心，它保证了时钟的走时准确及稳定。一般输出为方波的数字式晶体振荡器电路通常有两类，一类是用TTL门电路构成；另一类是通过CMOS非门构成的电路，如图1.2所示，从图上可以看出其结构非常简单。该电路广泛使用于各种需要频率稳定及准确的数字电路，如数字钟、电子计算机、数字通信电路等。图1.2 CMOS晶体振荡器(仿真电路)图1.
31、2所示电路中，CMOS非门U1与晶体、电容和电阻构成晶体振荡器电路，U2实现整形功能，将振荡器输出的近似于正弦波的波形转换为较理想的方波。输出反馈电阻为非门提供偏置，使电路工作于放大区域，即非门的功能近似于一个高增益的反相放大器。电容、与晶体构成一个谐振型网络，完成对振荡频率的控制功能，同时提供了一个180度相移，从而和非门构成一个正反馈网络，实现了振荡器的功能。由于晶体具有较高的频率稳定性及准确性，从而保证了输出频率的稳定和准确。）分频器电路通常，数字钟的晶体振荡器输出频率较高，为了得到1Hz的秒信号输入，需要对振荡器的输出信号进行分频。通常实现分频器的电路是计数器电路，一般采用多级2进制计
32、数器来实现。例如，将32768z的振荡信号分频为1Z的分频倍数为32768（），即实现该分频功能的计数器相当于15级2进制计数器。常用的2进制计数器有74HC393等。）时间计数单元时间计数单元有时计数、分计数和秒计数等几个部分。时计数单元一般为12进制计数器或24进制计数器，其输出为两位8421BCD码形式；分计数和秒计数单元为60进制计数器，其输出也为8421BCD码。一般采用10进制计数器如74HC290、74HC390等来实现时间计数单元的计数功能。欲实现12进制和60进制计数还需进行计数模值转换。4）译码驱动及显示单元计数器实现了对时间的累计以8421BCD码形式输出，为了将计数器输
33、出的8421BCD码显示出来，需用显示译码电路将计数器的输出数码转换为数码显示器件所需要的输出逻辑和一定的电流，一般这种译码器通常称为7段译码显示驱动器。常用的7段译码显示驱动器有CD4511。5）校时电源电路当重新接通电源或走时出现误差时都需要对时间进行校正。通常，校正时间的方法是：首先截断正常的计数通路，然后再进行人工出触发计数或将频率较高的方波信号加到需要校正的计数单元的输入端，校正好后，再转入正常计时状态即可。6）整点报时电路一般时钟都应具备整点报时电路功能，即在时间出现整点前数秒内，数字钟会自动报时，以示提醒。其作用方式是发出连续的或有节奏的音频声波，较复杂的也可以是实时语音提示。3
34、.3 数字钟的设计与制作例1 试分别用中小规模集成电路设计并制作一数字钟，指标要求如下：时间以12小时为一个周期；显示时、分、秒；具有校时功能，可以分别对时及分进行单独校时，使其校正到标准时间计时过程具有报时功能，当时间到达整点前10秒进行蜂鸣报时；为了保证计时的稳定及准确须由晶体振荡器提供标准时间基准信号。设计与制作步骤如下：根据要求，选择数字钟电路设计方案如图1.1所示。电路设计及元器件选择振荡电路与分频电路：根据要求，振荡电路应选择晶体振荡电路，前已述及。振荡电路可以由图1.2所示非门来实现。为使电路具有更高的Q值以提高振荡频率的稳定性，这里选择CMOS非门，从减小电路功耗的角度来考虑，
35、 这也是一种较好的选择，因此，电路的其它部分也应尽量采用CMOS集成电路来实现。另外，若为适应低电压工作条件，还应考虑采用74HC系列（低压可达2V）的集成电路。晶体XTAL的频率选为32768HZ。该元件专为数字钟电路而设计，其频率较低，有利于减少分频器级数。从有关手册中，可查得C1、C2均为30pF。当要求频率准确度和稳定度更高时，还可接入校正电容并采取温度补偿措施。由于CMOS电路的输入阻抗极高，因此反馈电阻R1可选为10M。较高的反馈电阻有利于提高振荡频率的稳定性。非门电路可选74HC00或74HC04等。由于晶体振荡器输出频率为32768HZ，为了得到1HZ的秒信号输入， 需要对振荡
36、器的输出信号进行15级2进制分频。实际上，从尽量减少元器件数量的角度来考虑，这里可选多极进制计数电路CD4060和CD4040来构成分频电路。CD4060和CD4040在数字集成电路中可实现的分频次数最高，而且CD4060还包含振荡电路所需的非门，使用更为方便。CD4060计数为级进制计数器，可以将32768z的信号分频为z，其内部框图如图2.1所示，从图中可以看出，CD4060的时钟输入端两个串接的非门，因此可以直接实现振荡和分频的功能。图2.1 CD4046内部框图 图2.2 CD4040内部框图CD4040计数器的计数模数为4096（），其逻辑框图如图2.2所示。如将32768Hz信号分
37、频为1Hz，则需外加一个8分频计数器，故一般较少使用CD4040来实现分频。综上所述，可选择CD4060同时构成振荡电路和分频电路。照图2.1，在和之间接入振荡器外接元件可实现振荡，并利用时计数电路中多一个2分频器（后述）可实现15级2分频，即可得1Hz信号。时间计数电路：一般采用10进制计数器来实现时间计数单元的计数功能。为减少器件使用数量，可选74HC390，其内部逻辑框图如图2.3所示。该器件为双2-5-10异步计数器，并且每一计数器均提供一个异步清零端（高电平有效）。图2.3 74HC390(1/2)内部逻辑框图秒个位计数单元为10进制计数器，无需进制转换，只需将与（下降沿有效）相连即
38、可。（下降没效）与1Hz秒输入信号相连，可作为向上的进位信号与十位计数单元的相连。秒十位计数单元为6进制计数器，需要进制转换。将10进制计数器转换为进制计数器的电路连接方法如图2.4所示，其中可作为向上的进位信号与分个位的计数单元的相连。图2.4 10进制-6进制计数器转换电路分个位和分十位计数单元电路结构分别与秒个位和秒十位计数单元完全相同，只不过分个位计数单元的作为向上的进位信号应与分十位计数单元的相连，分十位计数单元的作为向上的进位信号应与时个位计数单元的相连。时个位计数单元电路结构仍与秒或个位计数单元相同，但是要求，整个时计数单元应为12进制计数器，不是10的整数倍，因此需将个位和十位
39、计数单元合并为一个整体才能进行12进制转换。利用1片75HC390实现12进制计数功能的电路如图2.5所示。另外，图2.5所示电路中，尚余2进制计数单元，正好可作为分频器2Hz输出信号转化为1Hz信号之用。图8.2.5 12进制计数器电路译码驱动及显示单元电路：选择CD4511作为显示译码电路；选择LED数码管作为显示单元电路。校时电路；根据要求，数字钟应具有分校正和时校正功能，因此，应截断分个位和时个位的直接计数通路，并采用正常计时信号与校正信号可以随时切换的电路接入其中。图.所示即为用COMS与或非门实现的时或分校时电路，图中，In1端与低位的进位信号相连；In2端与校正信号相连，校正信号
40、可直接取自分频器产生的1Hz或2Hz（不可太高或太低）信号；输出端则与分或时个位计时输入端相连。图2.6 分或时校正电路(仿真电路)如图2.6所示，当开关打向下时，因为校正信号和0相与的输出为0，而开关的另一端接高电平，正常输入信号可以顺利通过与或门，故校时电路处于正常计时状态；当开关打向上时，情况正好与上述相反，这时校时电路处于校时状态。显然，这样的校时电路需要两个。若门电路采用TTL型，则可省去电阻R1和R2。与或非门可选74HC15，非门则可选74HC00或74HC04等。图2.6所示校时电路存在开关抖动问题，使电路无法正常工作，因此实际使用时，须对开关的状态进行消除抖动处理。通常采用基
41、本RS触发器构成开关消抖动电路，如图2.7所示即为带有该电路的校正电路，其中与非门可选为74HC00等。另外，在对分进行校时时应不影响时计数器的现状态，即当分校时时，如果产生进位应该不影响时计数的计数或不产生进位作用，因此，可用分校时时RS触发器的0输出状态来封锁进位输入信号。74HC51正好为33输入的与或非门，多出的输入端可作为封锁信号输入之用。整点报时电路：根据要求，电路应在整点前10秒钟内开始整点报时，即当时间在59分50秒到59分59秒期间时，报时电路报时控制信号。当时间在59分50秒到59分59秒期间时，分十位、分个位和秒十位均保持不变，分别为5、9和5，因此可将分计数器十位的Q和
42、Q 、个位的Q和Q及秒计数器十位的Q和Q相与，从而产生报时控制信号。报时电路可选74HC30来构成。74HC30为8输入与非门。选蜂鸣器为电声器件，蜂鸣器是一种压电电声器件，当其两端加上一个直流电压时酒会发出鸣叫声，两个输入端是极性的，其较长引脚应与高电位相连。与非门74HC30输出端应与蜂鸣器的负极相连，而蜂鸣器的正极则应与电源相连。根据上述设计思路，可画出实际电路图（或直接画仿真电路图，自行画出）。电路仿真调试 在完成电路的初步设计后，再对电路进行仿真调试，谜底是为了观察和测量电路的性能指标并调整部分元器件参数，从而达到各项指标的要求。PCB图设计与生成由仿真电路直接生成网络表；调用PRO
43、TELPCB，并进行元器件合理布局；调用网络表，并自动布线；PCB图的人工调整；打印输出。PCB板一般由生产商根据图纸进行生产，电路设计者无须介入。电路焊接与装配元器件老化与抽样检测；元器件预处理；基于PCB板的元器件焊接与电路装配。实际电路测试与改进 选择测量仪表与仪器，对电路进行实际测量与调试，调整电路参数，并解决存在的问题或电路故障等。4 数字钟的设计与制作要求如下：设计指标 时间以24小时为一个周期； 显示时、分、秒； 具有校时功能，可以分别对时及分进行单独校时，使其校正到标准时间； 计时过程具有报时功能，当时间到达整点前5秒进行蜂鸣报时； 为了保证计时的稳定及准确须由晶体振荡器提供表针时间基准信号。设计要求 画出电路原理图（或仿真电路图）； 元器件及参数选择； 电路仿真与调试； PCB文件生成与打印输出。制作要求 自行装配和调试，并能发现问题和解决问题。编写设计报告 写出设计与制作的全过程，附上有关资料和图纸，有心得体会。答辩 在规定的时间内，完成叙述并回答提问。4.1 试用CPLD器件设计并制作一数字钟要求如下：设计指标 时间以24小时为一个周期； 显示时、分、秒； 具有较时功能，可以分别对时及分进行单独较时，使其校正到标准时间； 计时过程具有报时功能，当时间到达整点前5秒进行蜂鸣报时； 为了保证计时的稳定及准确须由晶体振荡器提供