《毕业设计（论文）-数字式无线接收机设计与实现.doc》由会员分享，可在线阅读，更多相关《毕业设计（论文）-数字式无线接收机设计与实现.doc（38页珍藏版）》请在三一文库上搜索。
1、数字式无线接收机设计与实现专业名称： 电子信息工程 班 级： 学生姓名： 指导老师： 完成时间： 2010年5月 摘 要 数字接收机覆盖了无线电通信、电视广播、无线电广播、雷达定位、遥测遥控、卫星通信以及移动通信系统等各个领域。随着无线通信技术特别是现代调制体制和软件无线电技术的快速发展，且无线频谱的拥挤程度日益加剧，数字接收机在设计和实现上越来越趋向于高性能、高集成度方向。对于接收机的线性度、动态范围、灵敏度、抗干扰能力、适应性等方面的性能指标也提出了越来越苛刻的要求。这些要求同样也促进了中频接收机的不断进步，要求其在保证信号检测能力即极高的灵敏度的前提下尽可能的提高接收机的线性度，使信号失
2、真最小、误码率最低尽可能的展宽接收机的动态范围，使接收机的适应度更大、抗干扰能力更强。数字式接收机代表着现代高性能接收机的发展方向，而DDS同 DSP（数字信号处理）一样，是一项关键的数字化技术。DDS是直接数字式频率合成器（Direct Digital Synthesizer）的英文缩写。与传统的频率合成器相比，DDS具有低成本、低功耗、高分辨率和快速转换时间等优点，广泛使用在电信与电子仪器领域，是实现设备全数字化的一个关键技术。本课题采用了高频功率放大技术、两级中频放大技术、混频技术、DDS技术、DPD技术，由DDS座本振源，完成了数字式无线接收机的设计。 关键词 DDS；DPD技术；接收
3、机；数字化AbstractDigital receiver applies widely in so many areas such as wireless communication, television, broadcast, radar, satellite communications and so on. Along with the development of the technology of the particular the modern modulation and software radio wireless communication technique, me
4、antime the employ of wireless frequency are more presser, the development of the digital receiver tend towards high performance and high integration. Modern receiver is in pursuit of big dynamic range, good linearity, and high sensitive and so on. That extremely promotes the development of the recei
5、ver. Also the requirement of receiver becomes more rigorous. As the name implies, receiver need to improve the linearity, to reduce the distortions rate and bit error rate, and to expend the dynamic range, of course should ensure the signal detect capability precondition.Digital receiver stands for
6、the development direction of modern advanced receiver, also DDS with DSP (digital signal processing) as a key digital technology. DDS is a direct digital frequency synthesizer (Direct Digital Synthesizer) abbreviation. And compared to the conventional frequency synthesizer, DDS low cost, low power,
7、high resolution and fast switching time, it is widely used in the field of telecommunications and electronic equipment, is to achieve all-digital equipment, a key technology. The subject of using high-frequency power amplifier technology, two IF amplifier technology, mixing technology, DDS technolog
8、y, DPD technology, from the Block DDS local oscillator, to complete a digital wireless receiver design.Keywords DDS;DPD technology; receivers; digitalII目 录1绪论11.1数字式无线接收机的背景11.2课题主要完成的工作12 数字式无线接收机的原理32.1采样定理及带通采样32.1.1基带采样32.1.2带通采样52.3工作原理62.3原理图83 数字式无线接收机的硬件实现93.1 高放电路93.2 混频电路103.2.1 AD831的组成及主
9、要特点11 3.2.2 AD831的工作原理113.3 中频放大电路123.3.1 中频放大电路12 3.3.2 集成宽带放大器L1590简介133.3.3 中品放大电路的整体结构133.4 DDS技术15 3.4.1 DDS组成及特点153.4.2 AD9833芯片的功能及应用163.5 DPD技术194 数字式无线接收机的软件组成224.1 AD9833时序控制流程图224.2 AD574A控制流程图235 数字式接收机的噪声与增益25结论27致谢28参考文献29I数字式无线接收机设计与实现1 绪论数字接收机的结构方式可分为直接数字化方式、 外差零中频方式和外差低中频方式，本文采用外差低中
10、频方式。1.1 数字式无线接收机的背景近年来,无线通信的应用越来越广泛,并向着高频、宽带、集成化、多元化的方向发展。根据不同的应用背景,目前有多种通信标准。而各种通信系统的设计都要满足相应标准的要求。在系统设计中,可以采用自下而上的设计方法,先设计系统的每个单元电路,然后将它们组合在一起。但这样做一方面有可能达不到总体要求;另一方面,为了满足整体指标,加大了单元电路设计的难度。此外,对于不同的标准,必须重新设计。而使用自顶向下的设计方法则完全避免了这些问题。这一方法从系统入手,将整体指标分配给不同的模块,在系统级就确定了性能,验证了可行性。从而缩短了设计时间,提高了设计的可靠性,避免了不必要的
11、资源浪费。“软件化” 是无线通信系统的发展趋势 ,软件无线电( Software Radio)就是应这种趋势而提出来的一种新的无线通信系统体系结构.其基本思想是把数字化处理(A/ D 和 D/ A 变换)尽可能地靠近射频天线 ,建立一个通用的、 可扩展的硬件平台 ,在这个硬件平台上把尽可能多的无线通信功能用可升级、 可替换的软件来实现。现阶段 ,由于各种关键器件发展水平的限制 ,高频信号的直接数字化及其数据处理在成本上还不合算 ,所以中频数字化加上少量的高频模拟前端是目前软件无线电的一种经济、 适用的选择.基于这种理念 ,本文设计了应用DDS技术及DPD技术的数字式无线接收机。1.2 课题主要
12、完成的工作本课题由高频功放、一级中放、二级中放、混频、A/ D、DPD以及DDS技术组成，以A/ D和DPD为数字化处理的主要步骤，包括以下几个方面：(1) 无线接收模块的应用了解CZS-3的基本结构特点、应用方法和注意事项。(2) 高频功放电路了解高频功率放大电路的组成和特点。(3) 中频放大电路中频有两种选择方案，一是将中频选在低于接收频段的范围内，称为低中频方案，这是通常采用的一种方案。在这种方案中，由于中频低，中频放大器容易实现高增益和高选择性；另一种是将中频选在高于接收频段的范围内，称为高中频方案。例如在短波通信接收机中，接收频段为(230) MHz，中频选在 70 MHz 附近。显
13、然，采用这种方案时，中频很高，镜像频率干扰的频率远高于有用信号频率，混频的滤波电路很容易将它滤除。 (4) DDS技术应用了解AD9833芯片的功能、控制方式、开发系统的使用方法及应注意的事项。(5) DPD技术数字式检波器(Digital Product Detector，简称DPD)为数字式接收机的重要组成部分是对传统模拟式接收机的一次重大改革。它与模拟式检波器的根本区别在于直接在中频对信号进行A/D变换，然后在数字域中用DSP方法对信号进行检波。2 数字式无线接收机原理 数字式接收机的研制一直是国内外大力研究的项目。数字接收机可以对复杂的宽带调制的雷达信号进行数字化处理 , 实现精确测量
14、 , 大大改进对信号的分选和识别。在灵敏度检测方面大大提高了对低截获概率雷达的检测能力。它配以合适的天线装置 , 可以更准确地进行辐射源定位。新技术的发展使得高运算速度 FFT(快速傅氏变换)的器件在现代电子战中得以应用 , 数字式接收机的研制成为可能。A/ D转换器是决定数字接收机性能的关键器件。最高采样速率和有效的字长是影响数字式接收机带宽和动态范围的关键参数。目前数字接收机研究的主要目标是实现至少 1GHz 的带宽和8bit 的动态范围。该设计要求最严格的是输入的模数转换器。尽管高速数字器件可以满足宽带数字接收机 , 但价格昂贵 ,目前仅限于试验用。欠奈奎斯特采样法被认为允许取样速率不和
15、瞬时带宽匹配的情况下组建宽带数字接收机。它是借鉴瞬时测频接收机方法 , 一路信号未延迟按欠奈奎斯特法采样; 另将一路采样时钟延迟一段时间 , 按欠奈奎斯特法采样。由于延迟从而使接收机的带宽大于瞬时带宽 , 于是欠奈奎斯特采样所产生的输出频率模糊可以通过和上下相邻通道在一个鉴相器内相关解决。因为应用了 FFT运算技术 , 这种接收机可以处理同时到达的信号。在实际设计中还要考虑许多其它因素。欠奈奎斯特采样接收机的优点是 高 的 动 态 范 围 ( 12bit 14bit) , 而仅需慢速的更经济的模数转换器。并且可以应用现有的FFT蝴蝶芯片。但它需要两倍多的模数转换器 , 因为要解决模糊问题需要复
16、杂的计算处理。2.1 采样定理及带通采样显而易见，数字式接收机首先要将接收到的模拟信号数字化。模/数变换器，即ADC是数字式接收机的一个关键器件，如何对接收机接收到的模拟信号以周期性间隔进行采样，是数字式接收机设计所涉及到的主要问题之一。怎样采样?采样间隔取多少?当信号被采样时，采样函数由它的采样值来表示其精度，采样后怎样才能从采样值最佳地或者说无失真地恢复出原信号?2.1.1 基带采样采样信号被ADC数字化后，其输出是数字形式的幅度信息。在采样点上的函数值称为采样值，分隔采样点的时间称为采样间隔，采样间隔的倒数即为采样频率。任意连续函数f(t)在点nTs处的值由下式确定:=采样信号是= 式
17、2-1方程的傅氏变换为= 式 2-2其中该方程表明，如果模拟信号的傅氏变换已知，那它被采样后其采样信号就唯一地确定，其频谱就是以采样频率为周期对原信号的频谱进行重复频移。以一个单频信号为例，被一理想脉冲采样，假定2，则采样后信号频谱输出为将以的倍数重复，数学表达式为|士、士 |，k=0, 1,2,3,。同理，一个带限信号的采样也是如此，其信号频谱变化如图2-1所示。那怎样才能使信号采样后不失真，仍能从采样信号中恢复出原来的信号呢?这就遵循奈奎斯特采样定理:采样频率一定要大于等于信号中最高频率的两倍，才能无失真地从采样信号中恢复出原来的信号。图2-1 采样前后信号频谱变化 A、采样前；B、采样后
18、由上图不难看出，如果采样频率小于信号中最高频率的两倍，则采样后信号频谱会发生混叠。频谱混叠的信号将无法再还原出原来信号所携带的全部信息，当恢复信号时将产生畸变。在频域上的奈奎斯特带宽定义为DC-/2整个频谱可被分为无限个奈奎斯特区，第1奈奎斯特区为DC-/2，第2奈奎斯特区为/2-，第3奈奎斯特区为-3/2，如此等等。基带采样定理说明要采样的信号一定要位于第1奈奎斯特区，在此区域之外的频率分量采样后都会折叠落入该区域，因而采样之前要加抗混叠滤波器，滤除不想要的信号。抗混叠滤波器的要求如图2-2所示。图2-2 抗混叠滤波器要求抗混叠滤波器的陡峭程度常要与ADC的采样频率折衷考虑，选择一个高的采样
19、频率能降低滤波器的要求，因为滤波器过渡带越陡峭，则滤波器越复杂，但代价是更快的ADC和更快的数据处理速率。2.1.2 带通采样上面讨论的是基带采样，即所有感兴趣的信号均位于第1奈奎斯特区，那对位于其它奈奎斯特区域的信号进行采样，如在中频上直接采样又会怎样呢?这就是带通采样定理需要解决的问题。带通采样定理:设一个频率带限信号S(t)，其频谱限制在(,)之内，如果其采样频率满足以下关系: =2(+)/, n=1,2, 式2-3且 2(+)， 式2-4图2-3 采样后信号频谱那么采样后用信号采样值s (nTs)能准确地恢复出原信号s (t) 。如图2-3所示，A图示出了位于第1奈奎斯特区的带限信号采
20、样，B图示出了位于第2奈奎斯特区的带限信号采样，C图示出了位于第3奈奎斯特区的带限信号采样，它们以相同的采样频率采样后频谱相同，B图和C图中采样频率小于信号中最高频率的两倍(即欠采样)，采样后折叠入第1奈奎斯特区的映像仍包含了原来信号所携带的全部信息，值得注意的是B图折叠入第1奈奎斯特区的映像位置被反转。可见，在中频采样过程中，为了恢复原来信号所携带的全部信息，采样频率一定要大于等于信号带宽的两倍，另外要保证采样后信号频谱不能发生混叠。这时原信号上的载波信息已被频移，这种采样处理等效于模拟接收机中的模拟解调，即直接中频采样然后用数字技术处理，省去了模拟解调器的需要。在第1奈奎斯特区以上区域进行
21、采样现已普遍应用于雷达、通信等电子系统。显然，中频频率越高，对ADC的动态性能要求越高，ADC的模拟输入带宽、失真性能等指标必须在选定的中频频率下满足系统性能要求，而不是在基带(第1奈奎斯特区)。因此，适合欠采样的ADC必须在高阶奈奎斯特区具有良好性能。另外，中频信号在A/D采样前必须加抗混叠滤波器，欠采样下的抗混叠滤波器要求。图2-4 抗混叠滤波器要求如图2-4所示，它是一个带通滤波器由上图可见，带通滤波器性能要求:阻带衰减DR，转折频率: 和，过渡带: -（-）和2 - 2。设中频信号的中心频率为= (+)/2，带宽为=-，则两个重要等式能被用来选择采样频率和中心频率第一: 2，要保证满足
22、奈奎斯特采样定理: 式2-5第二: =2/，确定位于位于奈奎斯特区的中心。 式2-6 n= 1, 2, . n相应于信号位于第n奈奎斯特区，上图中n=2，即要采样的信号位于第2奈奎斯特区。在保证2的情况下，尽量选最大的n，以采用最小的采样频率。如果n选为偶数，那么及感兴趣的带限信号将落入偶数奈奎斯特区内，采样后折叠入第1奈奎斯特区的信号映像位置被反转。一般在采样频率和抗混叠滤波器的复杂性之间进行折衷考虑。例如，设=71MHz, B=4MHz，则最小的采样频率=8MSPS，解等式2-6可得n=18.25，然而n必须为整数，取n=18，则=8.1143MSPS，结果为=8.1143MSPS，=71
23、MHz，n=18。现假定我们希望抗混叠滤波器有更宽的过渡带，选=l0MSPS，解等式2-6可得n=14. 7，取n=14，再解等式2-6可得=10.519MSPS，结果为=10.519MSPS,=71MHz，n=14。也可调整的值，以得到整数n。一般通过上述迭代运算以符合我们的要求。2.2 工作原理数字式接收机数字电路由于具有可靠性高、抗干扰性强、易于处理等众所周知的优点故在现代接收机设计中的发展越来越深入。以前需要用模拟电路处理的功能,现在由数字电路就能实现,从而大大提高了接收机的技术性能 数字式接收机是现代高性能接收机的发展方向。它的构成如图2-5所示。与模拟式接收机相比。数字式接收机具有
24、两个显著不同的地方：（1）采用DDS作本振源。DDS是80年代末期才迅速发展起来的一种直接数字式频率合成技术。它具有如下一些特点 变频速度快(能这纳秒量级),频率步进间隔小,能以相位连续的方式转换频率,可以实现对频率、相位、幅 DPD A/D 二中 一中高放 I LO1 LO2 Q DDS 计算机图2-5 数字式无线接收机的构成框图度、波形等分辨率极高的快速数字控制,而且相位噪声低、体积小。（2）直接在中频进行A/D变换,然后在数字域进行检波。由于采用数字技术进行检波,因而检波精度高,抗干扰性强,能大大提高系统的整机性能。由于采用了这两种数字技术,使得数字式接收机具有很多模拟式接收机无可比拟的
25、优点, 如处理精度高,抗干扰性强,体积小,可编程。由于本振源和数字检波器都直接与计算机接口, 因而可方便地对接收机的工作方式、信号方式和本振频率进行编程,完成复杂的信号处理,而且通用性强,只要更换相应的滤波器和计算机程序,即可用于不同制式的接收机。2.2 原理图图2-6 接收机原理图3 数字式无线接收机的硬件实现3.1 高放电路高放电路高放电路即高频功率放大电路是用来对高频调幅或调频信号进行放大的电路。它主要用于电视机和超短波调频收音机中，其作用是提高整机接收灵敏度和信号噪声比，并提高抗镜象频率干扰的能力。高放电路的特点是：图3-1高频放大电路1高放电路与低放电路相比，在一个波段中，它所放大的
26、最高频率与最低频率之比较小，最多3倍左右， 而在对某一确定的信号进行放大时，它仅工作在载频附近的一个很窄的频率范围内。低放电路的最高工作频率与最低频率之比能达千倍。2高放与中放电路虽然同属选频放大器，但高放电路的工作频率要随接收信号改变，而中放电路只放大固定的中频，工作频率是不变的。因此，高放电路或者具有工作频率可调的特点，或者要具有较宽的通频带。利用选频网络作为负载回路的功率放大器称为谐振功率放大器，这是无线电发射机中的重要组成部分。根据放大器电流导通角的范围可分为甲类、乙类、丙类及丁类等不同类型的功率放大器。电流导通角愈小，放大器的效率愈高。如甲类功放的=180，效率最高也只能达到50%，
27、而丙类功放的 90，效率可达到80%，甲类功率放大器适合作为中间级或输出功率较小的末级功率放大器。丙类功率放大器通常作为末级功放以获得较大的输出功率和较高的效率。图3-1 为由两级功率放大器组成的高频功率放大器电路，其中VT1 组成甲类功率放大器，晶体管VT2 组成丙类谐振功率放大器，这两种功率放大器的应用十分广泛，下面介绍它们的工作原理及基本关系式。甲类功率放大器静态工作点如图2所示，晶体管VT1 组成甲类功率放大器，工作在线性放大状态。其中RB1、RB2 为基极偏置电阻；RE1 为直流负反馈电阻，以稳定电路的静态工作点。RF1为交流负反馈电阻，可以提高放大器的输入阻抗，稳定增益。电路的静态
28、工作点由下列关系式确定：=（RF1+RE1）RE1式中，RF1 一般为几欧至几十欧。=（3-2）=+0.7V （3-3）=-（RF1+RE1）3.2 混频电路地位：超外差接收机的重要组成部分作用：将天线上感生的输入高频信号变换为固定的中频信号。混频电路用低失真有源混频器AD831来实现。混频器在广播通信、电视等外差式设备及频率合成设备中具有广泛的应用，它是用来进行信号频率变换并可保图3-2 AD831的引脚排列持调制性质不变的电路组件，其性能对整个系统有着足轻得的作用。AD831是AD公司生产的低失真、宽动态范围的单片有源混频器，它输入输出方式多样，使用灵活方便。3.2.1 AD831的组成及
29、主要特点AD831由混频器、限幅放大器、低噪声输出放大器和偏置电路等组成主要用于HF和VHF接收机中射频到中频的频率转换等场合。AD831采用双差分模拟乘法器混频电路，具有+24dBm三阶交叉点，且三阶互调失真小，同时有+10dBm的1dB压缩点，线性动态范围大，神经质本振输入信号仅需要-10dBm。同无放大器的混频器相比，它不仅省去了对大功率本振驱动器的要求，而且避免了由大功率本振带来的屏蔽、隔离等问题，因而大大降低了系统费用；AD831的 图3-3 AD831的内部电路图本振和射频输入频率可达到500MHz，中频输出方式有两种差分电流输出和单端电压输出，在采用差分电流输出时，输出频率可达2
30、50MHz；采用单端电压输出时，输出频率大于200MHz。AD831既可用双电源供电也可以用单电源供电，双电源供电时所有端口均可采用直流耦合，因而可由用户根据需要通过外围电路控制电源功耗。AD831采用20脚PLCC封装，图3-2是AD831的引脚排列图，表3-1是它的引脚功能说明。3.2.2 AD831的工作原理如图3-3所示是AD831的内部电路框图。图中，输入信号加到晶体管Q1、Q2的基极，由于电阻R1、R2的负反馈潮作用，因而差分电流射频信号的幅度成线性关系。-10dBm的本振输入信号经过一个高增益、低噪声的限幅放大器转换成方波，而后交叉地加到Q3Q6的基极，最后混频信号从IFP和IF
31、N脚输出。当将IFP、IFN连接到有中心抽头的变压器上时，AD831不可提供从射频到中频表3-1 AD831的引脚功能说明引 脚名 称功 能引 脚名 称功 能1Vp正电源11LOP本振输入2IFN混频级电流输出12Vp正电源3AN输出放大器负输入端13GND地4GND地14BIAS偏置输入5VN负电源15VN负电源6RFP射频输入16OUT输出放大器输出7RFN射频输入17VFB输出放大器反馈输入8VN负电源18COM输出放器输出公共端9Vp正电源19AP输出放大器正输入端10LON本振输入20IFP混频级电流输出的单路输出。若使用输出放大器，则可用IFP和IFN脚直接与AP和AN脚相连，这时
32、，片内的负载电阻可将输出电流转换成电压来驱动输出放大器3.3 中频放大电路3.3.1 中频放大电路中频放大(简称中放)电路是收音机、收录机、电视机中的一种常用电路，它的作用是把变频电路输出的465 kHz调幅中频信号、10.7MHz调频中频信号或34MH z电视中频信号的强度放大， 以推动后面的音频检波、音频鉴频或视频检波电路工作。有了中放电路， 不仅可以提高收音机、收录机、电视机的灵敏度(即接收微弱信号的能力)，而且能抑制中频以外的无用信号， 提高选择性(即选台不受其它电台干扰的能力)。同时，中放电路允许通过的频率范围可以设计得适当， 能使收音机、收录机、电视机有较好的音质和清晰的图象。在接
33、收机中，由于中频频率较低，且频率固定不变，可以很容易地得到较高的增益，为下一级提供足够大的输入，所以中频放大电路的应用非常广泛。但是，无线电信号强弱差异很大，中频放大器本身也有一定的动态范围，输入信号增大图3-4 L1590外部引脚功能框图时会出现失真，因此常采用AGC电路自动调节中频放大器的增益，使中放输出信号电平基本保持不变。本文采用集成宽带放大器L1590设计并实现了一种具有AGC特性的中频放大电路。3.3.2 集成宽带放大器L1590简介集成宽带放大器L1590是一种直接耦合的高增益单片中频放大器，工作频率可达150 MHz，具有高增益、AGC范围宽、负载能力强、可靠性高的优点，能够实
34、现放大和自动增益控制功能。其外部引脚功能框图如图3-4所示。3.3.3 中频放大电路的整体结构根据L1590的结构特点，设计中频放大电路如图3-5所示，中频信号送至L1590的同相端(第1脚)，经放大后从其第5脚分两路输出。其中一路经跟随器送往下一级，另一路送给取样电路取样后反馈到L1590的反相端(第2脚)，使得当输入信号较大时，L1590的反相端电压抬高，其输出端(第5脚)信号幅值将减少，当输入信号幅度较少时，无自动增益控制信号输出，从而达到了自动增益控制的目的。（1）跟随器电路设计为起到缓冲、前后隔离以及提高带负载能力设计了跟随器电路。本设计采用图3-5中频放大电路图集成运放CA3240
35、芯片实现，具体电路如图3-6所示。L1590第5脚输出的信号图3-6跟随电路送到集成运放CA3240的同相输入端(第3脚)，CA3240的反相输入端通过电阻R20接地，构成跟随器电路，构成跟随器电路，通过耦合电容C21输出。（2） 取样电路设计为实现AGC功能，需要设计取样电路，本设计的取样电路如图3-7所示。VD1为取样信号放大电路，集成运放CA3240构为电压比较放大电路，VD2，R13，R15，C19组成峰值检波器。L1590第5脚输出的信号经耦和电容C18加到放大管V1的基极，由于V1的基极接有二极管VD1，他使V1基极电位嵌位在0.7 V，V1处于临界状态，这样当无输入信号时，V1无
36、输出；当有输入信号时，V1有输出，且经其放大后的信号加至CA3240的同相端。+15 V电压经R10，R11，分压图3-7取样电路后得到基准电压加至CA3240反相端。当输入信号较大时，即CA3240同相端的电压大于反相端的电压，电压比较放大电路有输出，放大后的信号经峰值检波电路后得到一直流电压反馈到L1590的反相端；当输入信号幅度较少时，即CA3240同相端的电压小于反相端的电压，电压比较放大电路无输出，峰值检波二极管VD2截止，无反馈电压，从而达到了自动增益控制的目的。3.4 DDS技术3.4.1 DDS的基本原理DDS系统的核心是相位累加器， 每来一个时钟脉冲， 它的内容就更新一次。在
37、每次更新时， 相位增量寄存器的相位增量M就加到相位累加器中的相位累加值上。 假设相位增量寄存器的M为0 0.01， 相位累加器的初值为0 0.0 0。 这时在每个时钟周期， 相位累加器都要加上0 0.01。 如果累加器位宽n是32位， 相位累加器就需要232个时钟周期才能恢复初值。相位累加器的输出作为正弦查找表的查找地址。 查找中的每个地址代表一个周期的正弦波的一个相位点， 每相位点对应一个量化振幅值。 因此， 这个查找表相当于一相位/振幅变换器， 它将相位累加器的相位信息映射成数振幅信息， 这个数字振幅值就作为D/A变换器的输入。 例如n=32， M=1， 这个相应的输出正弦波频率等于时钟频
38、率除以232。 如果M=2， 输出频率就增加1倍。 对于一个n-bit的相位累加器来说， 就有2n个可能的相位点， 相位增量寄存器中控制字M就是在每个时钟周期被加到相位累加器上的值。 假设时钟频率为， 那么输出正弦波的频率就为：=M/2n3.4.2 DDS组成及特点DDS主要由三部分组成：相位累加器、相位一幅度转换器和DA变换器 其原理框图如图3-8所示图3-8 DDS原理框图相位累加器由N位加法器与N位累加寄存器级联构成。每来一个时钟脉冲，加法器将频率控制字K与累加寄存器输出的累加相位数据相加，把相加后的结果送至累加寄存器的数据输入端。累加寄存器将加法器在上一个时钟脉冲作用后所产生的新相位数
39、据反馈到加法器的输入端，以使加法器在下一个时钟脉冲的作用下继续与频率控制字相加。这样，相位累加器在时钟作用下，不断对频率控制字进行线性相位累加。由此可以看出，相位累加器在每一个时钟脉冲输入时，把频率控制字累加一次，相位累加器输出的数据就是合成信号的相位，相位累加器的溢出频率就是DDS输出的信号频率。 用相位累加器输出的数据作为相位-幅度转换器（ROM）的相位取样地址，这样就可把存储在相位-幅度转换器内的波形抽样值（二进制编码）经查找表查出，完成相位到幅值转换。相位-幅度转换器的输出送到D/A转换器，D/A转换器将数字量形式的波形幅值转换成所要求合成频率的模拟量形式信号。低通滤波器用于滤除不需要
40、的取样分量，以便输出频谱纯净的正弦波信号。 DDS在相对带宽、频率转换时间、高分辨力、相位连续性、正交输出以及集成化等一系列性能指标方面远远超过了传统频率合成技术所能达到的水平，为系统提供了优于模拟信号源的性能。 (1)输出频率相对带宽较宽 输出频率带宽为50%（理论值）。但考虑到低通滤波器的特性和设计难度以及对输出信号杂散的抑制，实际的输出频率带宽仍能达到40%(2)频率转换时间短DDS是一个开环系统，无任何反馈环节，这种结构使得DDS的频率转换时间极短。事实上，在DDS的频率控制字改变之后，需经过一个时钟周期之后按照新的相位增量累加，才能实现频率的转换。因此，频率转换的时间等于频率控制字的
41、传输时间，也就是一个时钟周期的时间。时钟频率越高，转换时间越短。DDS的频率转换时间可达纳秒数量级，比使用其它的频率合成方法都要短数个数量级。 (3)频率分辨率极高 若时钟的频率不变，DDS的频率分辨率就由相位累加器的位数N决定。只要增加相位累加器的位数即可获得任意小的频率分辨率。目前，大多数DDS的分辨率在1Hz数量级，许多小于1mHz甚至更小。 (4)相位变化连续 改变DDS输出频率，实际上改变的每一个时钟周期的相位增量，相位函的曲线是连续的，只是在改变频率的瞬间其频率发生了突变，因而保持了信号相位的连续性。 (5)输出波形的灵活性 只要在DDS内部加上相应控制如调频控制FM调相控制PM和
42、调幅控制AM，即可以方便灵活地实现调频、调相和调幅功能，产生FSK、PSK、ASK和MSK等信号。另外，只要在DDS的相位-幅度转换器存放不同波形数据，就可以实现各种波形输出，如三角波、锯齿波和矩形波甚至是任意的波形。当DDS的相位-幅度转换器分别存放正弦和余弦函数表时，既可得到正交的两路输出。 (6)其他优点 由于DDS中几乎所有部件都属于数字电路，易于集成，功耗低、体积小、重量轻、可靠性高，且易于程控，使用相当灵活，因此性价比极高。3.4.3 AD9833芯片的功能及应用本课题采用AD9833芯片，AD9833 是 ADI 公司生产的一款低功耗 可编程波形发生器 能够产生正弦波 三角波 方
43、波输出 输出频率和相位都可通过软件编图3-9 AD9833引脚图程调节比较方便 采用28位的频率寄存器 当主频时钟25MHz时频率分辨率为0.1 Hz 主频时钟为 1 MHz 时频率分辨率可以达到0.004 Hz。AD9833 采用 10 个引脚的MSOP封装形式，采用SP接口进行控制寄存器和频率寄存器的设置，功能简洁使用方便。故选用 AD9833 芯片作为音阶频率发生器AD9833 芯片的引脚图如图 3-9 所示 在主频合适的条件下，通过 SPI 接口设置频率寄存器和控制寄存器，即能得到理想的信号输出。AD9833 芯片有 3 根串行接口线与SPI、QSPI、MI-CROWIRE 和 DSP
44、 接口标准兼容 在串口时钟 SCLK 的作用下 数据以 16 位的方式加载到设备上 其时序图如图3-10 所示 FSYNC 引脚是使能引脚 电平触发方式 低电平有效 图3-10 AD9833时序图进行串行数据传输时FSYNC 引脚必须置低。本设计中，MCU 采用 51 系列芯片，选用合适的P口分别与AD9833 芯片的 FSYN、SCLK、SDA 相连，MCU 通过模拟SPI的时序，对 AD9833 芯片的各寄存器进行设置。Y2和Y3是一个有源晶振，其第 3 脚输出固定频率的信号，提供给AD9833 芯片的主频输入端，输出通过滤波器输出。3.5 DPD技术数字式检波器(Digital Prod
45、uct Detector，简称DPD)为数字式接收机的重要组成部分是对传统模拟式接收机的一次重大改革。它与模拟式检波器的根本区别在于直接在中频对信号进行A/D变换，然后在数字域中用DSP方法对信号进行检波。在通信、雷达和声纳系统中通常采用正交双通道(I，Q通道)处理的办法来进行检波，传统的方法是将中频回波信号与正交的两路本振信号进行混颚，然后进行匹配滤波和放大，得到I、Q两路基带信号。传统的正交I、Q通道和数字式I、Q通道分别如图3-11和图3-12所示。显而易见，数字式I、Q通道由于直接在中频A/D变换，省掉了传统正交I、Q通道中的模拟混频、低通滤波和低频放大部分，因而可以提高系统的信噪比(SNR)，同时，由于中频可以选择得使信号远离零频，所以也能够降低 l / f 噪声对检波信息的影响。不仅如此，DPD还能大大提高系统的检波精度及其效率，对系统的整机性能产生重大影响。DPD有两种方法：数字内插法和数字混频法。 A/D数字内插法是通过选取适当的采样频率对中频信号进行A/D变换，可以交替地得到和值接着通过数字内插滤波器进行内插运