《硕士学位论文-基于CPCI的声纳信号处理机研究.doc》由会员分享，可在线阅读，更多相关《硕士学位论文-基于CPCI的声纳信号处理机研究.doc（107页珍藏版）》请在三一文库上搜索。
1、各专业完整优秀毕业设计图纸学校代码10699分类号TN911密级学号2009200366题目基于CPCI的声纳信号处理机研究作者学科、专业信号与信息处理指导教师申请学位日期2012年3月分类号：TN911 学校代号： 10699 密 级： 学 号： 2009200366 西北工业大学硕 士 学 位 论 文（学位研究生）题目： 基于CPCI的声纳信号 处理机研究 作 者： 学科专业： 信号与信息处理 指导教师： 2012年3月 Research of Sonar Signal ProcessorBased on CPCIByDaolu MOU Supervisor: Shenggang YanA
2、t theCollege of MarineNorthwestern Polytechnical UniversityMarch, 2012摘 要本文以声纳信号处理机各种工作模式下的信号采集、处理与记录为应用背景，基于CPCI（Compact Peripheral Component Interconnect）总线与以太网技术、多DSP技术，FPGA技术，采用相应高性能器件，设计了一种基于CPCI的多DSP声纳信号处理机。研究了声纳信号处理机在各个工作模式下的信号处理方法，以及常用信号处理机的硬件架构，根据相应的系统功能和技术指标要求，选择了相应的器件，最终提出了以双ADSP-TS201作为算
3、法的载体，CycloneIII 系列的FPGA和BF527作为控制核心，网口和CPCI作为数据交互渠道的系统整体方案。为增强系统通用性和扩展能力，对系统进行了模块划分，并对各硬件模块进行详细设计，主要包括网口、数字隔离、DAC音频输出、CPCI桥、DSP以及FPGA及其外围电路的设计；分析了系统的功耗要求，提出了电源设计方案；同时，研究了高速数字系统的PCB设计技术，完成了系统的PCB设计。以主被动声纳以及主被动浮标等模式下的声纳信号处理机为应用对象，设计了系统的数据流，完成了FPGA程序的设计，BF527程序以及TS201测试程序的编写，并在此基础上设计了系统软件框架。通过系统软硬件的调试，
4、设计实现了系统在声纳状态和浮标状态下对信号的接收、预处理、发送、数字信号处理等功能，通过应用系统的功能验证，证明了系统设计的正确性和有效性。本文设计的基于CPCI声纳信号处理机系统具有集成度高、技术先进、灵活性通用性强等优点，在实际的工程应用中具有重要意义，技术方案也有巨大的推广价值。关键字：声纳信号处理机 CPCI总线 以太网 W5300 FPGA技术 ADSP-TS201 BlackFin527I西北工业大学硕士学位论文 AbstractAbstractWiththesignalacquisition, processing and record of sonar signal proce
5、ssor under various work models as the application background, a new multi-DSP sonar signal processor, which is based on CPCI bus, Ethernet technology, multi-DSP technology and FPGA technology, using relevant high-performance devices, is designed in this thesis.In this thesis, the signal processing m
6、ethods of sonar signal processor under various work models and the commonly used hardware architecture of signal processor were discussed. According to the relative system function and technical performance requirements, the relevant devices are chosen to the final design of overall system, which re
7、gard double ADSP-TS201 as carriers of algorithmic, CycloneIII series of FPGA and BF527 as control center, Network interface and CPCI as interactive channels of data.In order to increase the flexibility, adaptability and expansion capability of design, the system was divided into different modules wh
8、ich are provided a detailed design. It mainly includes the network interface, digital isolation, DAC audio output, CPCI Bridge, DSP, FPGA and peripheral circuit. By researching The high speed digital system of PCB design technology, the PCB of this system was completed. Meanwhile, the power source d
9、esign scheme was put forward after analyzing the system power requirements。With the application object of sonar signal processor in the states of active sonar, passive sonar, active buoy and passive buoy, the data flow of the system was designed. After completing the FPGA program, BF527 program and
10、the TS201 test program, the system software framework was achieved at last. Through hardware and software debugging of system, the system function of signal receiving, pretreatment, transmission, and digital signal processing is realized in the states of sonar and buoy. By the application of the sys
11、tem functional verification, the systems correction and availability is proved.The design of sonar signal processor system based on CPCI in this paper has the advantages of high level of integration, advanced technology, High flexibility and generality etc. It has an important meaning in the actual
12、engineering applications. Besides the technical scheme of this system has a huge popular value.Key Word:Sonar Signal Processor CPCI Bus Ethernet W5300 FPGA Technology ADSP-TS201 BlackFin527III目 录摘 要IAbstractI目 录III第一章 绪 论11.1研究背景及意义11.2数字信号处理器（DSP）21.2.1 DSP技术发展与特点21.2.2 DSP与其他处理器的比较31.2.3 DSP未来的发展趋
13、势41.3 现场可编程门阵列（FPGA）51.3.1 可编程逻辑器件的发展与特点51.3.2 FPGA和CPLD的区别和联系61.3.3 FPGA技术未来发展展望71.4 系统接口特点概述81.4.1 CPCI总线接口特点概述81.4.2 以太网接口特点概述91.5本论文的内容安排101.6本章小结11第二章 系统总体方案设计122.1系统技术指标122.2系统功能与系统框图122.2.1系统功能设计122.2.2系统原理框图132.3系统芯片选型142.3.1 音频DAC的选型142.3.2 网口控制芯片选型152.3.3 MCU/DSP芯片选型162.3.4 FPGA的芯片选型172.3.
14、5 DSP的器件选择182.3.6 存储器器件选择192.3.7系统电源芯片选型222.4系统开发工具选择242.4.1系统硬件开发工具242.4.2 FPGA软件开发工具252.4.3 DSP软件开发工具272.4.4 网口调试工具282.5本章小结29IV第三章 系统硬件设计303.1 FPGA底板硬件设计303.1.1 DAC音频电路设计303.1.2 W5300及外围电路设计323.1.3 BF527外围电路设计343.1.4 FPGA最小系统设计363.1.5 FPGA外围接口设计403.1.6 外部存储器电路设计443.1.7 时钟与复位电路设计473.1.8 FPGA底板电源设计
15、493.2 双DSP模块硬件设计503.2.1 ADSP-TS201间接口设计503.2.2 FLASH电路设计513.2.3 时钟与复位电路设计523.2.4 JTAG与电源电路设计543.3 印制电路板设计543.4 本章小结58第四章 系统软件设计594.1 FPGA的软件设计594.1.1 FPGA软件总体设计594.1.2数据调度模块设计604.1.3命令与结果传输模块设计634.1.4 DAC接口模块设计654.1.5 时钟与复位模块设计664.2 BlackFin527软件设计684.2.1 BlackFin527配置程序设计684.2.2 BlackFin527数据调度程序设计
16、694.2.3 BlackFin527引导程序设计714.3双DSP模块软件设计724.3.1 双DSP模块引导程序设计724.3.2 双DSP模块主程序框架设计724.4本章小结74第五章 系统调试与应用755.1系统的调试755.1.1硬件焊接检查755.1.2系统电源调试765.1.3音频DAC调试765.1.4 CPCI接口调试775.1.5 网口调试795.1.6 链路口调试815.2系统的应用83V5.3本章小结84第六章 结论与展望856.1本文主要研究内容856.2进一步的工作86参考文献87攻读学位期间发表的学术论文90致 谢91VI西北工业大学硕士学位论文 第一章 绪 论第
17、一章 绪 论1.1研究背景及意义水声学是研究声音在水下发射、传播、接收、定位等规律的科学，早在第一次世界大战以前就开始了该科学的研究，比如测量水下声速、研究水下定位方法、研究海水介质的“午后效应”、研究电声转换材料等等。到了第二次世界大战，大量的水声设备诞生了，当时的水声设备主要用于探测、通信、导航等。在第二次世界大战期间，水声学的重要发展方面是水声物理的完善与发展，对声音在水下传播规律进行了大量的测量和深化研究，到了60年代末，水声学的发展已形成了四个分支，即水声物理、水声工程、水声战斗使用及水声标准化。迄今为止，水声在各个滨海国家受到了重视，在海军作战中得到了广泛应用1。声纳装备的发展经过
18、了漫长的岁月，从20世纪初开始，至今已有近100年的历史。在声纳装备发展的过程中，始终围绕着解决战术与技术这一矛盾。由于水声技术的不断发展，声纳装备的作用距离、定向精度、测距精度、观察扇面等性能不断得到改善，从而保证了潜艇能够名副其实地在水下进行一系列的战术活动1。从20世纪8年代至今，在传统使用的水面舰和潜艇上装备有各种用途的声纳，其中在舰壳球鼻艏综合声纳、被动测距声纳、侦查声纳、拖拽声纳、通信声纳、猎雷声纳、吊放声纳、声纳浮标等的基础上对于潜艇的舷侧线阵声呐、被动拖拽线列阵声纳、主动拖拽线列阵声纳、远程通信声纳、灭雷具识别声纳、多基地声纳等掀起了发展热潮1。而本课题研究的声纳信号处理机系统
19、可以工作在航空吊放声纳和浮标两种模式。其旨在帮助部队经行训练、声纳系统测试和评估。所谓声纳信号处理机，就是根据设计者的要求，模拟不用的水文条件、海洋环境、目标状态和信号特征等多种的信息装置，根据信号产生实时性和实现成本的要求，它可以用硬件实现，也可以用软件实现，或者软硬件结合实现。在实现方式上也可以分为多功能模拟和部分功能模拟2。本系统运用先进的数字信号处理算法，结合双核DSP信号处理板的硬件研制出来的声纳信号处理机体积小、功能强，可以实时处理声纳信号，完全可以满足当代战事运用，具有实际的工程意义与应用价值。1.2数字信号处理器（DSP） 1.2.1 DSP技术发展与特点3DSP是一种独特的微
20、处理器，是以数字信号来处理大量信息的器件。上个世纪80年代初，在TI公司诞生了世界上第一块DSP芯片，开创了DSP发展的先河。经过短短二十几年的发展，DSP的设计、制造和应用等相关技术得到空前的发展，DSP器件的应用范围也日益广泛，军事、工业、医疗、移动通信以及日常消费娱乐，可以说DSP几乎无处不在。如今，全球的DSP市场每年增长大约为30%。现在，世界上的DSP有三百多种，其中定点DSP有两百多种。生产DSP的公司有80多家，但实力雄厚的主要是：TI（德州仪器公司）、ADI（模拟器件公司）、MOTO（摩托罗拉公司）等4。DSP不仅具有可编程性，而且它实时运行速度可达每秒数以千万条复杂的指令程
21、序，远远超过通用的微处理器，是数字化时代日益重要的电脑芯片。它的强大数据处理能力和高速运行速度，是最值得称道的两大特色。当然，与通用微处理器相比，DSP微处理器的其他功能相对弱一些。当下市场上流行的DSP一般有如下特点：（1）在一个指令周期内完成一次乘法和一次加法；（2）程序和数据空间分开，可以同时访问指令和数据；（3）片内有快速RAM，通常可以通过独立的数据总线在两块中同时访问；（4）具有低开销或无开销循环及跳转的硬件支持；（5）快速的中断处理和硬件I/O支持；（6）具有在单周期内操作的多个硬件地址产生器；（7）可以并行执行多个操作；（8）支持流水线操作，使取指、译码和执行等操作可以重叠执行
22、。尽管DSP器件已经有各式各样的优势，但是在实际应用中仍然有一定的局限性。主要表现在性能、速度、功耗以及与外设或其他系统的通信瓶颈。在雷达、阵列信号处理、软件无线电等领域，传统的DSP器件在实际的应用中仍然显得力不从心，很多高性能的数字信号处理算法仍然无法在实际中有效地实时实现3。1.2.2 DSP与其他处理器的比较5目前在高性能嵌入系统/实时信号处理领域，占统治地位的处理器是DSP；而目前诸如MCU(微控制器)、GPP/RISC(通用处理器)、FPGA，ASIC等都在分享这一市场。它们在性能、价格、开发难度、功耗等等方面有着不同的特点，因此各自适合不同的市场领域。其中，GPP和MCU同DSP
23、一样都可以通过高级语言进行编程；而FPGA则需要硬件描述语言进行开发设计；ASIC则属于功能定制产品。它们和DSP有着很大区别，主要在于GPP多用于通用计算机，内部采用冯诺依曼结构，只有处理内核没有DMA控制器，没有丰富的IO设备接口，不适合实时处理，而且功率很大，如Intel的CPU的功耗多在20- 100 W左右，PowerPC的功耗最小也要5-10W，而DSP可以做到1-2 W。而MCU主要用于嵌入式系统的控制，没有计算和处理能力。就信号处理能力而言，DSP最适合信号处理的前端，GPP/RISC处理器比较适合复杂算法或者混合信号处理与数据处理的场合。表1-1在开发周期、性能、编程能力、开
24、发难度、功耗、灵活性等方面对几种处理器进行了比较。表1-1 几种处理器技术的比较器件开发周期性能编程能力开发难度功耗灵活性DSP很好很好很好很好较低高GPP较好较好很好一般很低高MCU很好一般较好较好较低高FPGA较好很好一般很好一般高ASIC很差最好差一般较低差随着微电子技术的发展，DSP和通用微处理器的差别逐渐变小，一些DSP已经将一些通用微处理器的功能集成在芯片中，而一些微处理器芯片中也集成了专用于数字信号处里的模块。DSP和MUC之间也出现了相同的情况，DSP也越来越重视其在控制领域的驱动能力。这便是电子领域不同研究方向相互渗透的结果。对于本课题中的声纳信号处理机，由于其信息量巨大，实
25、时性要求高，因此要求处理器具有较高的运算能力，并要求有较好的软件开发能力，另外考虑到功耗、成本等方面的因素，选择DSP作为本系统的信号处理核心最为合理。1.2.3 DSP未来的发展趋势3目前DSP的发展趋势是向速度更快、集成度更高的方向发展。DSP将会在其内部集成特殊的运算单元，以适合矩阵运算等运算密集的特殊算法。预计随着现代通信技术、计算机技术以及超大规模集成电路工艺的不断发展，DSP芯片将有以下几个发展方向：（1）向速度更快、性能更高的方向发展在架构设计上，新式的DSP架构不仅仅丰富增强了传统的哈佛结构，也大量使用了高度并行的运算结构，随着多核技术的成熟，多核DSP在性能上也会有巨大的飞跃
26、；同时随着半导体工艺的进步，使用60nm和45nm技术生产的DSP器件在功耗、集成度、工作频率等方面都有较大进步，为提高DSP性能提供了较大空间。（2）DSP 和微处理器的融合微处理器是低成本的，主要执行智能定向控制任务的通用处理器能很好执行智能控制任务，但是数字信号处理功能很差。而DSP的功能正好与之相反，在许多应用中均需要同时具有智能控制和数字信号处理两种功能，如数字蜂窝电话就需要监测和声音处理功能。因此，把DSP和微处理器结合起来，用单一芯片的处理器实现这两种功能，将加速个人通信机、智能电话、无线网络产品的开发，同时简化设计，减小PCB体积，降低功耗和整个系统的成本。（3）DSP 和高档
27、CPU的融合大多数高档GPP如Pentium 和PowerPC都是SIMD指令组的超标量结构，速度很快。LSI Logic 公司的LSI401Z采用高档CPU的分支预示和动态缓冲技术，结构规范，利于编程，不用担心指令排队，使得性能大幅度提高。Intel公司涉足数字信号处理器领域将会加速这种融合。（4）DSP 和SOC的融合SOC(System-On-Chip)是指把一个系统集成在一块芯片上。这个系统包括DSP 和系统接口软件等。比如Virata公司购买了LSI Logic公司的ZSP400处理器内核使用许可证，将其与系统软件如USB、10BASET、以太网、UART、GPIO、HDLC等一起集
28、成在芯片上，应用在xDSL上，得到了很好的经济效益。（5）DSP 和FPGA的融合FPGA是现场编程门阵列器件。它和DSP集成在一块芯片上，可实现宽带信号处理，大大提高了信号处理速度。据报道，Xilinx公司的Virtex-II FPGA对快速傅立叶变换(FFT)的处理可提高30倍以上。它的芯片中有自由的FPGA可供编程。1.3 现场可编程门阵列（FPGA）1.3.1 可编程逻辑器件的发展与特点6可编程逻辑器件PLD（Programmable Logic Device）是做为一种通用集成电路产生的，他的逻辑功能按照用户对器件编程来确定。一般的PLD的集成度很高，足以满足设计一般的数字系统的需要
29、。它的出现，使用户可以定制自己的专用电路。其规模的扩大，使得PLD器件已经极大地影响到了ASIC（Application Specific Integrated Circuit）的设计与制造方式，并且推动了EDA技术的蓬勃发展。现在工程中，使用最广泛的PLD主要是复杂可编程逻辑器件CPLD（Complex Programmable Logic Device）和现场可编程逻辑门阵列FPGA（Field Programmable Gate Array）7。CPLD是从PAL和GAL器件发展出来的器件，相对而言规模大，结构复杂，属于大规模集成电路范围。是一种用户根据各自需要而自行构造逻辑功能的数字集
30、成电路，规模通常大于1000门。基本结构多由乘积项阵列、乘积项分配阵列、输入输出缓冲电路、输出宏单元组成。CPLD的布线资源不是分段布线的，因而具有较大的时间可预测性，这种特性使得CPLD广泛用于产生组合逻辑。图1-1为某型号CPLD的内部结构框图。图1-1 CPLD内部结构框图FPGA是上世纪80年代中期出现的一种新概念，是在PAL、GAL、CPLD等可编程器件的基础上进一步发展的产物。它是作为专用集成电路（ASIC）领域中的一种半定制电路而出现的，既解决了定制电路的不足，又克服了原有可编程器件门电路数有限的缺点。目前主流的FPGA仍是基于查找表技术的，已经远远超出了先前版本的基本性能，并且
31、整合了常用功能（如RAM、时钟管理和DSP）的硬核（ASIC型）模块。如图1-2所示，FPGA芯片主 要由7部分组成，分别为：可编程输入输出单元、基本可编程逻辑单元、完整的时钟管理、嵌入块式RAM、丰富的布线资源、内嵌的底层功能单元和内嵌专用硬件模块。图1-2 FPGA内部结构框图1.3.2 FPGA和CPLD的区别和联系8CPLD和FPGA包括了一些相对大数量的可编辑逻辑单元。CPLD逻辑门的密度在几千到几万个逻辑单元之间，而FPGA通常是在几万到几百万。从某个角度上来讲FPGA是CPLD发展的产物，是更高级的PLD。CPLD和FPGA的主要区别是他们的系统结构。CPLD是一个有点限制性的结
32、构，而FPGA却是有很多的连接单元，这样虽然可以让它更加灵活的编辑，但是结构却复杂的多。CPLD和FPGA另外一个区别是大多数的FPGA含有高层次的内置模块（比如加法器和乘法器）和内置的记忆体。因此一个有关的重要区别是很多新的FPGA支持完全的或者部分的系统内重新配置。所以说尽管FPGA和CPLD都是可编程ASIC器件，有很多共同特点，但由于CPLD和FPGA结构上的差异，具有各自的特点：（1） CPLD更适合完成各种算法和组合逻辑，FPGA更适合完成时序逻辑；（2） CPLD时序延迟是均匀的和可预测的，而FPGA的延迟是不可预测的；（3） 在编程上FPGA比CPLD具有更大的灵活性，FPGA
33、可在逻辑门下编程，而CPLD是在逻辑块下编程；（4） FPGA的集成度比CPLD高,具有更复杂的布线结构和逻辑实现；（5） CPLD比FPGA使用起来更方便。CPLD无需外部存储器芯片,使用简单，而FPGA的编程信息需存放在外部存储器上，使用方法复杂；（6） CPLD的速度比FPGA快，并且具有较大的时间可预测性；（7） CPLD保密性好，FPGA保密性差；（8） 一般情况下,CPLD的功耗要比FPGA大，且集成度越高越明显。本课题中声纳信号处理机系统由于其在硬件上拥有网口，CPCI总线，链路口等通讯接口，需要大规模的时序控制逻辑，特别是高吞吐量的LVDS接口是CPLD完成不了的。综合以上因素
34、，最终选择FPGA来做系统的控制核心。1.3.3 FPGA技术未来发展展望6随着现场可编程逻辑器件越来越高的集成度，加上对不断出现的I/O标准、嵌入功能、高级时钟管理等高级功能的支持，使得设计人员开始利用现场可编程逻辑器件来进行系统级的片上设计。Altera公司目前正积极倡导的SOPC（System on a Programmable Chip，片上可编程系统）就是一种进行系统级片上设计的设计理念。以FPGA为代表的数字系统现场集成技术发展的新动向，归纳起来有以下几点：（1）大容量、低电压、低功耗FPGA大容量FPGA 是市场发展的焦点。FPGA 产业中的两大霸主：Altera和Xilinx在
35、超大容量FPGA上展开了激烈的竞争。采用深亚微米(DSM)的半导体工艺后，器件在性能提高的同时，价格也在逐步降低。由于便携式应用产品的发展，对FPGA 的低电压、低功耗的要日益迫切。因此，无论那个厂家、哪种类型的产品，都在瞄准这个方向而努力。（2）系统级高密度FPGA随着生产规模的提高，产品应用成本的下降，FPGA 的应用已经不是过去的仅仅适用于系统接口部件的现场集成，而是将它灵活地应用于系统级设计之中。在这样的背景下，国际主要FPGA 厂家在系统级高密度FPGA的技术发展上，主要强调了两个方面：FPGA 的IP( Intellec2tual Property)硬核和IP软核。用户可以直接利用
36、这些预定义的、经过测试和验证的IP 核资源,有效地完成复杂的片上系统设计。（3）FPGA和ASIC出现相互融合虽然标准逻辑ASIC 芯片尺寸小、功能强、功耗低，但其设计复杂，并且有批量要求。FPGA价格较低廉，能在现场进行编程，但它们体积大、能力有限，而且功耗比ASIC大。正因如此，FPGA和ASIC正在互相融合，取长补短。随着一些ASIC制造商提供具有可编程逻辑的标准单元，FPGA制造商重新对标准逻辑单元发生兴趣。（4）动态可重构FPGA动态可重构FPGA是指在一定条件下芯片不仅具有在系统重新配置电路功能的特性，而且还具有在系统动态重构电路逻辑的能力。动态可重构FPGA在器件编程结构上具有专
37、门的特征，其内部逻辑块和内部连线的改变，可以通过读取不同的SRAM中的数据来直接实现这样的逻辑重构，时间往往在纳秒级，有助于实现FPGA系统逻辑功能的动态重构。1.4 系统接口特点概述9系统接口是系统数据的接收渠道和发送媒介，它规范了系统与PC机与其他系统之间实现数据共享和交换的方法，实现了系统的模块化，层次化。正因如此目前大中型信号处理系统均采用由多块通用性板卡集成设计的方法。现如今，接口总线多种多样，性能也参差不齐。例如从最早的第一代系统总线ISA，到第二代总线PCI（Peripheral Component Interconnect），性能相差数十倍；外部总线如RS232与以太网在性能上
38、也有上千倍的差别。用户可根据系统在传输信息量，速度，传输距离等方面的要求合理选择适合的接口。本系统根据指标要求采用CPCI总线、以太网接口作为系统总线接口。1.4.1 CPCI总线接口特点概述10CPCI，中文又称紧凑型PCI，是国际工业计算机制造者联合会于1994提出来的一种总线接口标准。是以PCI电气规范为标准的高性能工业用总线，目的是为了将PCI SIG的PCI总线规范用在工业控制计算机系统。CPCI的出现不仅让诸如CPU、硬盘等许多原先基于PC的技术和成熟产品能够延续应用，也由于在接口等地方做了重大改进，使得采用CPCI技术的服务器、工控电脑等拥有了高可靠性、高密度的优点。CPCI是基
39、于PCI电气规范开发的高性能工业总线，适用于3U和6U高度的电路插板设计。CPCI电路插板从前方插入机柜，I/O数据的出口可以是前面板上的接口或者机柜的背板。它的出现解决了多年来电信系统工程师与设备制造商面临的棘手问题，比如传统电信设备总线与工业标准PCI总线不兼容问题。图1-3为3U CPCI板卡的结构图。图1-3 3U CPCI板卡的结构图CPCI技术是在PCI技术基础之上经过改造而成。该技术除了可以广泛应用在通讯、网络、计算机电话整和、产业自动化、实时数据采集、军事系统、服务器、路由器、交换机等。它的特点主要有三个方面：（1） 继续采用PCI局部总线技术。CPCI与传统的桌面PCI系统完
40、全兼容，在64位/66M总线接口下能提供每秒高达512MB的带宽。它支持用在桌面PC和工作站上的完全一样的接口芯片。使用CPCI能利用在桌面工作站上开发的整个应用，无需任何改变就能将其移到目标环境，极大地缩短了产品推向市场的时间。（2） 二是抛弃IPC传统机械结构，改用高可靠欧洲卡结构。改善了散热条件、提高了抗振动冲击能力、符合电磁兼容性要求。CPCI规范自制定以来，已历经多个版本。最新的PICMG 3.0所规范的CPCI技术架构在一个更加开放、标准的平台上，有利于各类系统集成商、设备供应商提供更加便捷快速的增值服务，为用户提供更高性价比的产品和解决方案。（3） 抛弃PCI的金手指式互连方式，
41、改用2mm密度的针孔连接器具有气密性、防腐性，进一步提高了可靠性，并增加了负载能力。CPCI技术中最突出、最具吸引力的特点是热插拔。目前CPCI总线热插拔技术正在从基本热切换技术向高可用性方向发展。1.4.2 以太网接口特点概述11以太网最早由Xerox（施乐）公司创建，于1980年DEC、lntel和Xerox三家公司联合开发成为一个标准。以太网是应用最为广泛的局域网，包括标准的以太网（10Mbit/s）、快速以太网（100Mbit/s）和10G（10Gbit/s）以太网，采用的是CSMA/CD访问控制法，它们都符合IEEE802.3。图1-4 以太网总线拓扑结构图以太网是当今现有局域网采用
42、的最通用的通信协议标准。在以太网中，所有计算机被连接一条同轴电缆上，采用具有冲突检测的载波感应多处访问方法，采用竞争机制和总线拓朴结构，图1-4为以太网总线拓扑结构图。基本上，以太网由共享传输媒体，如双绞线电缆或同轴电缆和多端口集线器、网桥或交换机构成。在星型或总线型配置结构中，集线器/交换机/网桥通过电缆使得计算机、打印机和工作站彼此之间相互连接。以太网的一般特征为：（1）共享媒体和电缆：10BaseT（双绞线），10Base-2（同轴细缆），10Base-5（同轴粗缆）；（2）共享媒体：所有网络设备依次使用同一通信媒体；（3）广播域：需要传输的帧被发送到所有节点，但只有寻址到的节点才会接收
43、到帧；（4）CSMA/CD：以太网中利用载波监听多路访问/冲突检测方法以防止twp或更多节点同时发送；（5）MAC地址：媒体访问控制层的所有Ethernet网络接口卡（NIC）都采用48位网络地址，这种地址全球唯一；1.5本论文的内容安排论文的重要内容是完成声纳信号处理系统中得信号处理机设计，针对声纳信号处理的复杂算法，设计出一种基于CPCI的多DSP的信号处理板卡，完成了包括硬件电路设计、FPGA程序设计、BF527程序设计、TS201测试程序设计等工作。该系统是以双ADSP-TS201作为算法的载体，FPGA和BF527作为控制的核心，网口和CPCI总线作为数据的接口，构建了一款通用性强，
44、功能齐全，性能稳定的信号处理平台，同时研究了高速数字系统的信号设计方法，经过系统调试，验证了各模块的性能，满足了系统的指标要求，最后给出了系统的应用实例。下面简单介绍一下本文的研究内容与结构安排：第二章 进行了系统的总体设计与规划，包括指标的研究，芯片的选型，方案的确定，方案的论证等工作；第三章 介绍了系统硬件平台的设计思想和方法，并详细阐述了关键模块的设计过程；第四章 介绍了系统软件平台的设计思想和方法，并论述了本系统中软硬件协调工作的原理；第五章 给出了系统调试结果，简述了其在实际工程中使用的例子；第六章 进行了全文总结，并指出了有待进一步完善的工作。1.6本章小结本章论述了声纳信号处理机
45、的研究意义和当前研究现状；分析了DSP、FPGA、接口总线等技术的特点，并指出了未来的发展方向。最后简要介绍了本文的内容与结构安排。30西北工业大学硕士学位论文 第二章 系统方案设计第二章 系统总体方案设计本章针对水声声纳信号处理领域，分析了声纳信号处理机系统的原理，根据系统的具体应用的要求和特点。在此基础上，提出了系统的性能指标和功能实现方法，包括系统模块划分、芯片选择等，最终提出了系统的总体方案。2.1系统技术指标本系统的应用背景为水声声纳信号处理领域，对96路声呐或者最多6路浮标数字信号进行接收、预处理、解算，并通过CPCI接口上传上位机，为实现功能，综合考虑，对声呐信号处理机提出如下技
46、术指标：（1）输入要求：用以太网接口实现对96路或者最多6路16bit精度数字信号进行接收，数字信号的采样频率100kHz；（2）输出要求：具备CPCI总线与PC机之间进行通讯，32位/33M总线，实现命令传达至板卡、板卡运算结果上传上位机的功能； （3）DAC音频输出要求：为了应用户要求，实时侦听任一通道的声呐数字信号，要求一路D/A，精度不小于16bits，双声道立体声；（4）浮点运算能力要求：不小于6G FLOPS；（5）同步要求：具有系统间的同步信号I/O，并做数字隔离处理；（6）数据处理流程要求：网口对96路声纳信号（100kHz采样频率，40ms数据）进行接收，在MCU或者DSP中进行预处理，再发至FPGA，最后由FPGA通过链路口发至DSP做后续运算处理，处理结