第三章_组合逻辑电路.pdf

《第三章_组合逻辑电路.pdf》由会员分享，可在线阅读，更多相关《第三章_组合逻辑电路.pdf（125页珍藏版）》请在三一文库上搜索。

1、1 University of Science and Technology of ChinaUniversity of Science and Technology of China 第三章第三章第三章第三章 组合逻辑电路组合逻辑电路组合逻辑电路组合逻辑电路 （第五版第四章160页） 本章主要本章主要内容：内容： 首先介绍：首先介绍：首先介绍：首先介绍： 组合逻辑电路的特点及一般组合逻辑电路的特点及一般组合逻辑电路的特点及一般组合逻辑电路的特点及一般 的分析方法和设计方法；的分析方法和设计方法；的分析方法和设计方法；的分析方法和设计方法； 然后介绍：然后介绍：然后介绍：然后介绍： 常用中规模

2、集成的组合电路常用中规模集成的组合电路常用中规模集成的组合电路常用中规模集成的组合电路 的工作原理和使用方法。的工作原理和使用方法。的工作原理和使用方法。的工作原理和使用方法。 2 University of Science and Technology of ChinaUniversity of Science and Technology of China 3.1 3.1 3.1 3.1 概述概述 1 1 1 1组合逻辑电路的特点组合逻辑电路的特点 按逻辑功能可把数字电路分成：按逻辑功能可把数字电路分成： 组合逻辑电路（简称组合电路）组合逻辑电路（简称组合电路） 时序逻辑电路（简称时序电路

3、）时序逻辑电路（简称时序电路） 3 University of Science and Technology of ChinaUniversity of Science and Technology of China 3.1 3.1 3.1 3.1 概述概述 组合逻辑电路：组合逻辑电路： 任意时刻的电路输出仅仅取决于该时刻的输任意时刻的电路输出仅仅取决于该时刻的输 入，而与电路原来的状态无关。入，而与电路原来的状态无关。 此即此即组合电路在逻辑功能上的共同特点组合电路在逻辑功能上的共同特点。 详见详见P P P P161161161161图图4.1.14.1.14.1.14.1.1。 4 Un

4、iversity of Science and Technology of ChinaUniversity of Science and Technology of China 3.1 3.1 3.1 3.1 概述概述 图图4.1.1 4.1.1 4.1.1 4.1.1 组合逻辑电路实例组合逻辑电路实例 5 University of Science and Technology of ChinaUniversity of Science and Technology of China 3.13.13.13.1 概述概述 2 2 2 2逻辑功能的描述逻辑功能的描述 （1 1）逻辑功能的主要表达

5、方式）逻辑功能的主要表达方式 逻辑图（用电路符号连成）逻辑图（用电路符号连成） 逻辑函数式逻辑函数式 真值表真值表 波形图波形图 6 University of Science and Technology of ChinaUniversity of Science and Technology of China 3.13.13.13.1 概述概述 （2 2 2 2） 任何一个多输入、多输出组合电路的表示任何一个多输入、多输出组合电路的表示 如图如图4 4.1.2.1.2.1.2.1.2所示。图中所示。图中设有：设有： n n个输入变量个输入变量a a a a1 1 1 1、 、a a a a

6、2 2 2 2、 、a a a an n n n 和 和mmmm个输出变量个输出变量Y Y Y Y1 1 1 1、 、Y Y Y Y2 2 2 2、Y Y Y Ym mmm， ， 则输出和输入之间的逻辑关系为：则输出和输入之间的逻辑关系为： 7 University of Science and Technology of ChinaUniversity of Science and Technology of China 3.13.13.13.1 概述概述 图图4.1.2 4.1.2 4.1.2 4.1.2 组合逻辑电路框图组合逻辑电路框图 8 University of Science a

7、nd Technology of ChinaUniversity of Science and Technology of China 3.1 3.1 3.1 3.1 概述概述 组合电路组合电路在电路结构上的共同特点在电路结构上的共同特点就是就是: : 电路中电路中不含存储元件不含存储元件（触发器等）（触发器等） Y Y Y Y1 1 1 1=f=f=f=f1 1 1 1(a(a(a(a1 1 1 1，a a a a2 2 2 2，a a a an n n n) ) ) ) Y Y Y Y2 2 2 2=f=f=f=f2 2 2 2(a(a(a(a1 1 1 1，a a a a2 2 2 2，

8、a a a an n n n) ) ) ) Y Y Y Ym mmm=f =f=f=fm mmm(a (a(a(a1 1 1 1，a a a a2 2 2 2，a a a an n n n) ) ) ) 9 University of Science and Technology of ChinaUniversity of Science and Technology of China 3.23.23.23.2 组合逻辑电路的分析方法和设计方法组合逻辑电路的分析方法和设计方法 3.2.1 3.2.1 3.2.1 3.2.1 组合电路的分析方法组合电路的分析方法 目的：目的：找出电路的逻辑功能找

9、出电路的逻辑功能 方法：方法：按以下步骤进行按以下步骤进行 （1 1 1 1）从输入到输出逐级写出逻辑函数式，）从输入到输出逐级写出逻辑函数式， 最后得出输出和输入的关系式。最后得出输出和输入的关系式。 10 University of Science and Technology of ChinaUniversity of Science and Technology of China 3.23.23.23.2 组合逻辑电路的分析方法和设计方法组合逻辑电路的分析方法和设计方法 （2 2 2 2）用公式化简和卡诺图化简得出简化的函）用公式化简和卡诺图化简得出简化的函 数表达式。数表达式。 （3

10、 3 3 3）根据最后简化的逻辑函数式分析电路的）根据最后简化的逻辑函数式分析电路的 功能。功能。 （4 4 4 4）若不能直接由逻辑式得出电路的功能，）若不能直接由逻辑式得出电路的功能， 则应画出相应的真值表，以使功能直观则应画出相应的真值表，以使功能直观 明了。（详见明了。（详见P P P P162 162162162例 例4 4.2.1.2.1.2.1.2.1） 11 University of Science and Technology of ChinaUniversity of Science and Technology of China 3.23.23.23.2 组合逻辑电路的

11、分析方法和设计方法组合逻辑电路的分析方法和设计方法 图图4.2.1 4.2.1 4.2.1 4.2.1 例例4.2.14.2.14.2.14.2.1的电路的电路 12 University of Science and Technology of ChinaUniversity of Science and Technology of China 3.23.23.23.2 组合逻辑电路的分析方法和设计方法组合逻辑电路的分析方法和设计方法 3.2.2 3.2.2 3.2.2 3.2.2 组合电路的设计方法组合电路的设计方法 目的：目的：求出实现某种逻辑功能的求出实现某种逻辑功能的 最简单逻辑电路

12、最简单逻辑电路 所用器件最少所用器件最少 器件种类最少器件种类最少 器件之间连线最少器件之间连线最少 13 University of Science and Technology of ChinaUniversity of Science and Technology of China 3.23.23.23.2 组合逻辑电路的分析方法和设计方法组合逻辑电路的分析方法和设计方法 方法：方法：通常按以下步骤进行：通常按以下步骤进行： （1 1 1 1）把由文字描述的功能要求转换成相应的真）把由文字描述的功能要求转换成相应的真 值表（此步骤可称为逻辑抽象）。值表（此步骤可称为逻辑抽象）。 1 1

13、1 1）分析功能要求中的因果关系，确定输）分析功能要求中的因果关系，确定输 入、输出变量：入、输出变量： 原因作为输入，结果作为输出。原因作为输入，结果作为输出。 14 University of Science and Technology of ChinaUniversity of Science and Technology of China 3.23.23.23.2 组合逻辑电路的分析方法和设计方法组合逻辑电路的分析方法和设计方法 2 2 2 2）以二值逻辑的）以二值逻辑的0 0 0 0和和1 1 1 1分别代表输入变量和输分别代表输入变量和输 出变量的两种不同状态。出变量的两种不同状

14、态。 3 3 3 3）由给定的因果关系列出真值表。）由给定的因果关系列出真值表。 （2 2 2 2）把上述真值表转换为对应的逻辑函数式。）把上述真值表转换为对应的逻辑函数式。 （3 3 3 3）选定器件的类型：根据具体要求和器件资源）选定器件的类型：根据具体要求和器件资源 决定采用决定采用: : 小规模集成门电路小规模集成门电路 或或 中规模组合器件中规模组合器件 或或 可编程逻辑器件（可编程逻辑器件（LSILSILSILSI） 15 University of Science and Technology of ChinaUniversity of Science and Technolog

15、y of China 3.23.23.23.2 组合逻辑电路的分析方法和设计方法组合逻辑电路的分析方法和设计方法 （4 4 4 4）逻辑函数化简或变换逻辑函数化简或变换 1 1 1 1）使用小规模集成门电路进行设计时，应将）使用小规模集成门电路进行设计时，应将 函数式化成最简形式。必要时需转换成特函数式化成最简形式。必要时需转换成特 定的形式，如与非定的形式，如与非与非式。与非式。 2 2 2 2）若使用中规模集成的常用器件进行设计，）若使用中规模集成的常用器件进行设计， 应将函数式变换为与所用器件的逻辑函数应将函数式变换为与所用器件的逻辑函数 式相同或类似的形式式相同或类似的形式。 3 3

16、3 3）采用可编程逻辑器件进行设计，详见第八）采用可编程逻辑器件进行设计，详见第八 章介绍。章介绍。 16 University of Science and Technology of ChinaUniversity of Science and Technology of China 3.23.23.23.2 组合逻辑电路的分析方法和设计方法组合逻辑电路的分析方法和设计方法 （5 5 5 5）由化简或变换后的函数式，画出逻辑）由化简或变换后的函数式，画出逻辑 电路图（设计过程详见电路图（设计过程详见P P P P165 165165165图 图4 4.2.2.2.2.2.2.2.2）。）。

17、 至此，逻辑设计已经完成。至此，逻辑设计已经完成。 （6 6 6 6）工艺设计（略）工艺设计（略） 上述逻辑设计的步骤不是一尘不变的，上述逻辑设计的步骤不是一尘不变的， 应该根据具体设计要求，有所取舍。应该根据具体设计要求，有所取舍。 17 University of Science and Technology of ChinaUniversity of Science and Technology of China 3.23.23.23.2 组合逻辑电路的分析方法和设计方法组合逻辑电路的分析方法和设计方法 图图4.2.2 4.2.2 4.2.2 4.2.2 组合逻辑电路组合逻辑电路 的设计

18、过程的设计过程 18 University of Science and Technology of ChinaUniversity of Science and Technology of China 3.23.23.23.2 组合逻辑电路的分析方法和设计方法组合逻辑电路的分析方法和设计方法 例例4 4.2.2.2.2.2.2.2.2 设计一个交通信号灯的故障检测电路。设计一个交通信号灯的故障检测电路。 解解: :（详见（详见P P P P165 165165165） ） 1 1 1 1逻辑抽象，得出真值表逻辑抽象，得出真值表4 4.2.2.2.2.2.2.2.2； 2 2 2 2写出函数式

19、，见式（写出函数式，见式（4 4.2.2.2.2.2.2.2.2）；）； 3 3 3 3选定小规模集成门电路来实现；选定小规模集成门电路来实现； (4.2.2) GARGARGARGARGARZ+= 19 University of Science and Technology of ChinaUniversity of Science and Technology of China 3.23.23.23.2 组合逻辑电路的分析方法和设计方法组合逻辑电路的分析方法和设计方法 4 4 4 4式式(4(4.2.2).2.2).2.2).2.2)化简后得到式化简后得到式(4(4.2.3).2.3).

20、2.3).2.3)； 5 5 5 5式式(4(4.2.3).2.3).2.3).2.3)对应的电路图见图对应的电路图见图4 4.2.4.2.4.2.4.2.4； 6 6 6 6将式将式(4(4.2.3) .2.3) .2.3) .2.3) 变换为式变换为式(4(4.2.4).2.4).2.4).2.4)，以便全部用，以便全部用 与非门和反相器实现，详见与非门和反相器实现，详见P P166166图图4 4.2.5.2.5.2.5.2.5； 7 7 7 7求出函数式的与或非表达式，以便用与或求出函数式的与或非表达式，以便用与或 非门和反相器实现，详见非门和反相器实现，详见P P167167图图4.

21、2.74.2.74.2.74.2.7。 (4.2.3) AGRGRAGARZ+= 20 University of Science and Technology of ChinaUniversity of Science and Technology of China 3.23.23.23.2 组合逻辑电路的分析方法和设计方法组合逻辑电路的分析方法和设计方法 图图4.2.4 4.2.4 4.2.4 4.2.4 例例4.2.2 4.2.2 4.2.2 4.2.2 的逻辑图的逻辑图 21 University of Science and Technology of ChinaUniversity

22、 of Science and Technology of China 3.33.33.33.3 若干常用的集成组合电路（若干常用的集成组合电路（MSIMSIMSIMSI） 包括：编码器、译码器、数据选择器、包括：编码器、译码器、数据选择器、 数值比较器、加法器等。数值比较器、加法器等。 3.3.1 3.3.1 3.3.1 3.3.1 编码器编码器 encoderencoderencoderencoder 编码：编码：即用不同的二值代码分别表示即用不同的二值代码分别表示 不同的事物。不同的事物。 编码器：编码器：把输入的每一个高、低电平信把输入的每一个高、低电平信 号编成一个对应的二进制代码。

23、号编成一个对应的二进制代码。 常用的编码器有常用的编码器有普通编码器和优先编码器普通编码器和优先编码器 22 University of Science and Technology of ChinaUniversity of Science and Technology of China 3.33.33.33.3 若干常用的集成组合电路（若干常用的集成组合电路（MSIMSIMSIMSI） 1 1 1 1普通编码器普通编码器（168168页）页） 指指在任何时刻只允许输入一个编码信号的编在任何时刻只允许输入一个编码信号的编 码器码器。图。图4 4.3.1.3.1.3.1.3.1为为3 3 3

24、3位二进制普通编码器的框图，位二进制普通编码器的框图， 图中：图中： I I I I0 0 0 0IIII7 7 7 7为为8 8 8 8个输入高电平信号；个输入高电平信号； Y Y Y Y2 2 2 2YYYY0 0 0 0为输出为输出3 3 3 3位二进制代码。位二进制代码。 由于用由于用8 8 8 8组不同的组不同的3 3 3 3位二进制代码分别代表位二进制代码分别代表 I I I I0 0 0 0IIII7 7 7 7 8 8 8 8个高电平信号，故称其为个高电平信号，故称其为8 8 8 8线线3 3 3 3线编线编 码器码器。其真值表如表。其真值表如表4 4.3.1.3.1.3.1.

25、3.1所示所示。 23 University of Science and Technology of ChinaUniversity of Science and Technology of China 3.33.33.33.3 若干常用的集成组合电路（若干常用的集成组合电路（MSIMSIMSIMSI） 图图4.3.1 84.3.1 84.3.1 84.3.1 8线线3 3 3 3线线 编码器原理框图编码器原理框图 24 University of Science and Technology of ChinaUniversity of Science and Technology of C

26、hina 3.3.1 3.3.1 3.3.1 3.3.1 编码器编码器编码器编码器 encoderencoderencoderencoder 式（式（4 4.3.1.3.1.3.1.3.1）为）为3 3 3 3位二进制编码器的输出逻辑表位二进制编码器的输出逻辑表 达式，利用约束项对式（达式，利用约束项对式（4 4.3.1.3.1.3.1.3.1）进行化简，得到）进行化简，得到: : Y Y Y Y2 2 2 2=I=I=I=I4 4 4 4+I+I+I+I5 5 5 5+I+I+I+I6 6 6 6+I+I+I+I7 7 7 7 Y Y Y Y1 1 1 1=I=I=I=I2 2 2 2+I+

27、I+I+I3 3 3 3+I+I+I+I6 6 6 6+I+I+I+I7 7 7 7 Y Y Y Y0 0 0 0=I=I=I=I1 1 1 1+I+I+I+I3 3 3 3+I+I+I+I5 5 5 5+I+I+I+I7 7 7 7 图图4.3.24.3.24.3.24.3.2即为用即为用3 3 3 3个或门个或门 实现的实现的3 3 3 3位二进制编码器位二进制编码器 25 University of Science and Technology of ChinaUniversity of Science and Technology of China 3.3.1 3.3.1 3.3.1

28、3.3.1 编码器编码器编码器编码器 encoderencoderencoderencoder 图图4.3.2 4.3.2 3 3位二进制编码器位二进制编码器 26 University of Science and Technology of ChinaUniversity of Science and Technology of China 3.3.1 3.3.1 3.3.1 3.3.1 编码器编码器编码器编码器 encoderencoderencoderencoder 2. 2. 优先编码器优先编码器 (169(169页页) ) （1 1 1 1）在这种编码器中）在这种编码器中, ,允许

29、同时输入两个以上编码信号允许同时输入两个以上编码信号。 （2 2 2 2）当几个输入信号同时出现时，只对其中优先权最高的）当几个输入信号同时出现时，只对其中优先权最高的 一个进行编码。中规模一个进行编码。中规模ICICICIC 74HC14874HC14874HC14874HC148即为即为8 8 8 8线线3 3 3 3线优先线优先 编码器，见图编码器，见图4 4.3.3.3.3.3.3.3.3，其输出逻辑式见（，其输出逻辑式见（4 4.3.3.3.3.3.3.3.3）式）式。 （4.3.3)4.3.3) S IIIIY +=)( 76542 S IIIIIIIIY +=)( 7654354

30、21 S IIIIIIIIIIY +=） 76564364210 ( 27 University of Science and Technology of ChinaUniversity of Science and Technology of China 图图4.3.3 84.3.3 84.3.3 84.3.3 8线线3 3 3 3线优先编码器线优先编码器74HC14874HC14874HC14874HC148 28 University of Science and Technology of ChinaUniversity of Science and Technology of Chi

31、na 3.3.1 3.3.1 3.3.1 3.3.1 编码器编码器编码器编码器 encoderencoderencoderencoder 在逻辑图中：在逻辑图中： 1 1 1 1） 为选通输入端为选通输入端，当，当 =0=0=0=0时，时，G G G G1 1 1 1输出为输出为1 1 1 1， 3 3 3 3个与或非门的所有输入端均被打开，编个与或非门的所有输入端均被打开，编 码器正常工作；而在码器正常工作；而在 =1=1=1=1时，时，G G G G1 1 1 1输出为输出为0, 0, 0, 0, 将将3 3 3 3个与或非门的所有输入端封锁，个与或非门的所有输入端封锁， S S 1 01

32、2 =YYY S 29 University of Science and Technology of ChinaUniversity of Science and Technology of China 3.3.1 3.3.1 3.3.1 3.3.1 编码器编码器编码器编码器 encoderencoderencoderencoder 2 2 2 2） 为选通输出端为选通输出端 （4.3.44.3.44.3.44.3.4） 当当 全为全为1 ( 1 ( 1 ( 1 ( 即无编码输入即无编码输入), ), ), ), 且且S = 1S = 1S = 1S = 1 时，时， =0, =0, =0,

33、 =0, 即即选通输出端输出低电平表示选通输出端输出低电平表示“ “ “ “电电 路能够工作，但无编码信号输入路能够工作，但无编码信号输入” ” ” ”。 S Y 0 I 7 I S Y SIIIIIIIIYS= 76543210 30 University of Science and Technology of ChinaUniversity of Science and Technology of China 3.3.1 3.3.1 3.3.1 3.3.1 编码器编码器编码器编码器 encoderencoderencoderencoder 3 3 3 3） 图中，图中， 为扩展端为扩展端

34、 （4.3.54.3.54.3.54.3.5） ()SIIIIIIII+= 76543210 SIIIIIIIIYEX 76543210 = EX Y 31 University of Science and Technology of ChinaUniversity of Science and Technology of China 3.3.1 3.3.1 3.3.1 3.3.1 编码器编码器编码器编码器 encoderencoderencoderencoder （4.3.54.3.54.3.54.3.5）式说明，只要任何一个编码输入端）式说明，只要任何一个编码输入端 有低电平输入（如有低

35、电平输入（如 =0=0=0=0，则，则 =1) =1) =1) =1) 且且S=1S=1S=1S=1时，时， =0=0=0=0。故扩展端（故扩展端（ ）输出低电平表示）输出低电平表示“ “ “ “电路电路 工作而且有编码输入工作而且有编码输入” ” ” ”。 根据根据(4.3.3)(4.3.5)(4.3.3)(4.3.5)(4.3.3)(4.3.5)(4.3.3)(4.3.5)式可列出式可列出74HC14874HC14874HC14874HC148的功的功 能表如能表如P P P P170170170170表表4.3.24.3.24.3.24.3.2所示所示 ( ( ( (第四版第四版P P

36、P P142142142142表表3.3.23.3.23.3.23.3.2) ) ) )。它它 的输入和输出均以低电平作为有效信号。的输入和输出均以低电平作为有效信号。 从表从表4.3.24.3.24.3.24.3.2可看出：可看出： 0 I EX Y 0 I EX Y 32 University of Science and Technology of ChinaUniversity of Science and Technology of China 3.3.1 3.3.1 3.3.1 3.3.1 编码器编码器编码器编码器 encoderencoderencoderencoder a a

37、a a第一行中第一行中, =1, =1, =1, =1，所有输出全，所有输出全1, 1, 1, 1, 电路处于非电路处于非 工作状态；工作状态； b b b b第二行中，第二行中， =0=0=0=0， 全全1(1(1(1(无编码输入无编码输入) ) ) )， ， =0=0=0=0， =1=1=1=1，表示电路能够，表示电路能够 工作但无编码输入；工作但无编码输入； c c c c第三行第三行 最后一行：最后一行： =0=0=0=0， =1=1=1=1， =0=0=0=0，电，电 路有编码输入，且电路按路有编码输入，且电路按 的优的优 先顺序编码输出。先顺序编码输出。 S S 0 I 7 I 1

38、 012 =YYY S Y EX Y SS Y EX Y 067 III 33 University of Science and Technology of ChinaUniversity of Science and Technology of China 3.3.1 3.3.1 3.3.1 3.3.1 编码器编码器编码器编码器 encoderencoderencoderencoder （3 3 3 3）74HC14874HC14874HC14874HC148的功能扩展的功能扩展（P P P P172172172172） 图图 4.3.44.3.44.3.44.3.4为 用 两 片为 用

39、两 片 74HC14874HC14874HC14874HC148接 成 的接 成 的 16161616 线线4 4 4 4线优先编码器。它完成将线优先编码器。它完成将 16 16 16 16个低个低 电平输入信号编为电平输入信号编为11110000 1611110000 1611110000 1611110000 16个个4 4 4 4位二进位二进 制代码的功能。其中制代码的功能。其中 的优先权最高，的优先权最高， 的的 优先权最低。其工作原理分析如下：优先权最低。其工作原理分析如下： 15 A 0 A 15 A 0 A 34 University of Science and Technol

40、ogy of ChinaUniversity of Science and Technology of China 3.3.1 3.3.1 3.3.1 3.3.1 编码器编码器编码器编码器 encoderencoderencoderencoder 1 1 1 1） 均无编码输入时（即全均无编码输入时（即全1 1 1 1），），(1)(1)(1)(1) 片的片的 =0=0=0=0， =1=1=1=1， ，此时，此时(2)(2)(2)(2)片的片的 = =0= =0= =0= =0，(2)(2)(2)(2)片工作，按片工作，按 的优先顺序的优先顺序 进行编码输出。进行编码输出。 如如 =0=0=0

41、=0，则由表，则由表4.3.24.3.24.3.24.3.2可知，可知，(2)(2)(2)(2)片的片的 =011=011=011=011，Z Z Z Z3 3 3 3Z Z Z Z2 2 2 2Z Z Z Z1 1 1 1Z Z Z Z0 0 0 0=0100=0100=0100=0100。 15 A 8 A S Y EX Y1 012 =YYY SS Y 7 A 0 A 4 A 012 YYY 35 University of Science and Technology of ChinaUniversity of Science and Technology of China 图图4.3

42、.4 164.3.4 164.3.4 164.3.4 16线线4 4 4 4线优先编码器线优先编码器 36 University of Science and Technology of ChinaUniversity of Science and Technology of China 3.3.1 3.3.1 3.3.1 3.3.1 编码器编码器编码器编码器 encoderencoderencoderencoder 37 University of Science and Technology of ChinaUniversity of Science and Technology of C

43、hina 3.3.1 3.3.1 3.3.1 3.3.1 编码器编码器编码器编码器 encoderencoderencoderencoder （4 4 4 4）二一十进制优先编码器）二一十进制优先编码器 能将能将 0 I 9 I 10101010个输入信号分别编成个输入信号分别编成10101010个个 9 I BCDBCDBCDBCD码，且码，且 的优先权最高的优先权最高，0 I 图图4.3.54.3.54.3.54.3.5是二一十进制优先编码器是二一十进制优先编码器74LS14774LS14774LS14774LS147 的逻辑图，其输出逻辑式见（的逻辑图，其输出逻辑式见（4.3.64.3.

44、64.3.64.3.6）式；其）式；其 功能表见表功能表见表4.3.3. 4.3.3. 4.3.3. 4.3.3. (173(173(173(173页页) ) ) ) 的优先权最低的优先权最低。 38 University of Science and Technology of ChinaUniversity of Science and Technology of China 图图4 4 4 4.3.5.3.5.3.5.3.5 二十进制优先二十进制优先二十进制优先二十进制优先编码器编码器编码器编码器 39 University of Science and Technology of Ch

45、inaUniversity of Science and Technology of China 3.3.1 3.3.1 3.3.1 3.3.1 编码器编码器编码器编码器 encoderencoderencoderencoder 由表可知，编码器的输出是反码形式的由表可知，编码器的输出是反码形式的BCDBCDBCDBCD 码，如：码，如： 9 I =0=0=0=0时，对应的时，对应的 0123 YYYY=0110=0110=0110=0110，此即，此即 9 I =1， 8 I =0=0=0=0时，时， 0123 YYYY 此即此即1000100010001000的反码，等等。的反码，等等。 的优先权最高。的优先权最高。 1001100110011001的反码；的反码；=0111=0111=0111=0111， 9 I 40 University of Science and Technology of ChinaUniversity of Science and Technology of China 3.3.23.