一种2Gsps实时采样率的DSO数据采集系统的设计与实现【精品毕业论文】 .pdf

《一种2Gsps实时采样率的DSO数据采集系统的设计与实现【精品毕业论文】 .pdf》由会员分享，可在线阅读，更多相关《一种2Gsps实时采样率的DSO数据采集系统的设计与实现【精品毕业论文】 .pdf（7页珍藏版）》请在三一文库上搜索。

1、第三届全国信息与电子工程学术会议、四川省电子学会曙光分会第十四届学术年会暨院青年科协第八届学术年会论文集 3 8 7 一种2 G s p s 实时采样率的 D S 0 数据采集系统的设计与实现 王浩王子斌 ( 电子科技大学自动化工程学院四川成都6 1 0 0 5 4 ) 摘要随着科学技术不断发展，国防、生活等各个领域出现了越来越多的需求，更高频段的 信号被纳入了研究范围，从而使得高频信号的数字化对数据采集系统的采样率和分辨率方面提出了 更高的要求。数据采集系统是数字存储示波器的核心部分，因此高采样率数据采集系统的研究显得 非常重要。本文在研究剖析数字存储示波器( D S O ) 工作原理的基础

2、上，采用A D C + 高速时钟电路 + l 叩G A 十D s P 的结构模式就2 C _ j s p s 实时采样率的数据采集系统阐述了一种设计思路 关键词D S OA D CF P G AD S P 高速时钟电路数据采集系统 1 引言 数据采集是将各种待观测的模拟量采集、转换成数字信号进行存储、处理、输出结果的过程。 示波器的数据采集系统是数字存储示波器的核心部分，是指将待测的模拟信号量在采集控制电路的 控制下，量化后进行缓存，供示波器软件系统进行数据的处理、运算、显示。 随着计算机技术的不断发展，高速A D C 的性能不断提高，功能强大的D S P 信号处理的实时性 越来越强，可编程的

3、逻辑器件的性能不断提升，为示波器数据采集系统的实现提供了一个可靠而且 实用的数字平台。相应的，数据采集系统的采样速率、存储深度、波形捕获能力、鉴别能力等指标 也在不断提高。国际上，示波器行业像安捷伦、泰克等公司在数字存储示波器市场上占据了主导地 位，均有实时采样率达到几十G s p s 的示波器面市，但是由于受到器件和工艺的限制，国内实现真正 的高速高分辨率的数据采集系统还具有比较大的困难。 本文采用A D C + 高速时钟电路+ F P G A + D S P 的结构模式，设计了一种实时采样率为2 G s p s 的示 波器数据采集系统，为国内高速高分辨率的数据采集系统的研制提供了一个参考方

4、案。 2 系统总体结构 目标系统总体结构如图1 所示。整个数据采集系统主要由三大部分构成，包括高速时钟电路， 数字化与采集控制电路以及嵌入式计算系统( D S P ) 。高速时钟电路主要用于产生A D C 的采样时钟； 数字化采集控制电路用于完成对模拟输入信号的量化以及完成对量化后的数据存储：嵌入式计算系 统( D S P ) 主要用于完成对时钟芯片和A D C 芯片的初始化，另外作为数据采集系统的主控机，完成对 数字化与采集控制电路的控制和接收采集电路采集的数据。 作者简介：王浩( 1 9 8 4 ) ，男，四川省绵阳市人，现为电子科技大学自动化工程学院在读硕士研究生，主要研究方 向为测控技

5、术与仪器，E m a i l ：w a n g h a o _ 6 1 1 6 3 C 0 1 3 8 8一种2 G s p s 实时采样率的D S O 数据采集系统的设计与实现 a n a l o gs i g n a l 3 关键器件选择 图1数据采集系统总体结构框图 本文中所设计的数据采集系统的主要技术指标如下： ( 1 ) 双输入通道同时工作，1 G H z 模拟带宽 ( 2 ) 垂直分辨率：8 b i t ( 3 ) 最高实时采样率：2 G s p s C H 整个系统的关键器件包括A D C 、高速时钟芯片、F P G A 、和D S P 。根据以上指标选择了以下一 系列器件： 该

6、示波器的模拟带宽为1 G H z ，要求采集系统达到的最高实时采样率为2 G s p s C H 。同时考虑到 所要求的垂直分辨率、数据输出格式，另外兼顾示波器的模拟带宽以及器件的购买渠道和性价比， 选择了A t m e l 公司的A T 8 4 A D 0 0 1 。A T 8 4 A D 0 0 1 是双通道A D C ，每一通道具有l G s p s 的采样率，在 交错模式下双路A D C 并行采样可以达到2 G s p s 的采样率。其分辨率为8 b i t ，数据输出格式是L V D S ， 具有1 ：1 数据输出或是l ：2 数据输出模式可选，此外，全功率输入带宽( 3 曲) 为1

7、 5 G H Z ，差分电 压输入范围为5 0 0 m v V p p 。此外，重要的一点，A T 8 4 A D 0 0 1 还具有F I S D A ( F i n cS a m p l i n gD e l a y A d j u s t m e n t O n C h a n n e l Q ) 功能，通过调整Q 通道的采样时刻，有效地避免了因为采样时钟的占空比 不等于5 0 而造成的误差，提高了采样精度。 高速高精度的A D C 对采样时钟的精度要求非常高，是整个系统的重要组成部分。一般时钟电路 的设计方法是直接利用F P G A 内部的锁相环倍频电路产生，但是目标系统要求采样时钟频

8、率达到 1 G H z ，而目前A l t e r a 和X i l i n x 公司的高端F P G A 其I O 输出频率最高只能达到8 0 0 M H z 。经过综合 评价，最终选定了美国N S 公司的高频时钟芯片L M X 2 5 3 1 L Q l 9 1 0 E 。其输出低段频率为9 1 7 M H z - - - , 1 0 1 4 M H z 。此外，L M X 2 5 3 1 具有非常低的抖动和相位噪声。而且还集成了低噪声、高性能的低压差 线性稳压器L D O 元件，使电路的抗干扰性和稳定性得到了提高。 F P G A 丰富的资源和可编程性，用来作为该数据采集系统的采集控制系

9、统，在本数据采集系统 中，A D C 输出数据是1 G b p s 、3 2 路的L V D S 信号，这就需要F P G A 具有3 2 个能支持1 G b p s 的差分 通道，利用高速I O 将数据接收并存储。由此，选择了A L l E R A 公司的S t r a t i x l IE P 2 S 6 0 F 1 0 2 0 C 4 ，该 F P G A 可以支持最多可以支持多达8 4 个I G b p s 的差分通道，并且增加了源同步通道的动态相位对准 ( D P A ) 电路，为高速数据的接受提供了有力的支持。另外，该F P G A 还提供1 8 0 K 等价逻辑单元( L E )

10、 和安排在T r i M a t r i x 存储器模块中的9 0M b i t s 片内R A M ，工作速率高达4 5 0M H z 。 在示波器的高速数据采集系统中，需要对采集到的数据进行大量实时性的运算和处理，综合考 虑市面上的各款处理器，选择A D I 公司的D S P 芯片B l a c k f m 5 6 1 作为嵌入式计算系统。B l a c k f m 5 6 1 主频最高可达7 5 0M H z ，其内核包含2 个1 6 位乘法器M A C 、2 个4 0 位累加器A L U 、1 个4 0 位移 位器、1 0 0 K B 的片内L 1 存储器以及1 2 8K B 的片内L

11、 2 存储器S R A M ，同时具有动态电源管理功能。 第三届全国信息与电子工程学术会议、I 四r l 省电子学会曙光分会第十四届学术年会暨院青年科协第八届学术年会论文集 3 8 9 此外，B l a c k f m 处理器还包括丰富的外设接口满足设计的需要。 4 设计实现 本文设计的数据采集系统采用A D C + 高速时钟电路+ F P G A + D S P 的结构模式，具体实现方案图2 所示。通道一、通道二均采用一片最高实时采样率为2 G s p s 的A T 8 4 A D 0 0 1 作为模数转换器完成对模 拟输入信号的量化，高速时钟电路用来产生整个数据采集系统所需要的工作时钟，P

12、 P G A 用来完成 采样数据的接收和存储，并且实现和D S P 的接口电路；D S P 作为数据采集系统的主控机，完成对采 集电路的控制和接收采集电路采集的数据。 F P G A 广。 骂F b 加 卜哗l 霉D B C H C L K 龙圮e l V e r 。l1 7 爿世 A 1 I rI7 一1 i n t e r f a c e _ _ D S P C B P 1 T Bc o n t r o l l e r惨A e qc o n t r o l l e r怜 h i g hs p e e dc l o c k C B 千 c i r c u i t C H l l u G 【I

13、T r i gc o n t r o l l e r 隘 - I I C B L 图22 G s l 硌数据采集系统详细结构框图 4 1 目标系统高速时钟电路的设计 利用D S P 通过L M X 2 5 3 1 的标准的三线串行接口( C L K 、D A T A 、L E ) 对其编程，以控制L M X 2 5 3 1 能够输出期望的频率。时钟输出频率大小的计算公式为：N = F o u t ( O S O n 瓜) ，其中，N 为计数器，F o u t 为输出频率，O S C i n 为输入参考时钟2 0 M H z ，R 为分频计数器。本设计中，为了得到固定的F o u t = l G

14、 H z , 加入分频计数器R 被设定为4 ，则计数器N 的值就为：N = 1 0 0 0 ( 2 0 4 ) = 2 0 0 。然后根据设计要求，确 定其它各个寄存器的值，将计算好的数据写入芯片内的1 1 个2 4 位控制寄存器，从而得到A D 所需 要的1 G H z 的时钟。 4 2A T 8 4 A D 0 0 1 工作模式的设置 A T 8 4 A D 0 0 1 的工作时序如图3 所示。两通道A D C 都使用I 通道输入模拟信号，外部输入时钟 作为I 通道工作时钟，Q 通道的工作时钟与I 通道工作时钟同频反相，在这种模式下，当两通道输入 同一模拟信号时，就可以实现交替式并行采样，

15、A D C 的采样速率为输入工作时钟的2 倍，此外，D M U X 设置为1 ：l 。 目标系统的外部输入时钟为1 G H Z ，这样，通过采样率为1 G s p s 的A D C 按照交替采样的模式进行 采样，并将得到的数据按照一定的输出格式组合成2 G S p s 的数据流。 4 3F P G A 内部模块介绍 F P G A 内部模块及其主要功用说明如下： ( 1 ) 时基电路模块：接收A T 8 4 A D 0 0 1 的输出数据同步锁存时钟作为F P G A 内部的工作时钟， 并且为数据采集系统提供时间基准尺度。 3 9 0 一种2 G s p s 实时采样率的D S O 数据采集系

16、统的设计与实现 悄。X 害XX 婷。X 酝0 O 蝻r N e e ：叫广1 厂 厂 厂 厂 厂 洲- 1n 几门厂 厂 厂 一；竺! 竺! ：竺兰壁垒竺 翟 。删叼= j 五j 口互X 互习 E ) 团 o 删0 ：7 1 i ) 【! ：! X ! ：X ! ：! l ! ) 【! ：! 】( 鱼苎塑：! 坚堂譬 咖栅二二工玉互 互 l j = 士互j _ _ _ _ - _ _ _ _ _ J 、_ _ _ - _ _ - 一- _ _ - _ - 一、- _ _ _ _ _ - _ J _ _ _ _ - 一_ _ - _ - - ，_ - 一 l - 嬲弋广、厂1厂 图3A T 8

17、4 A D 0 0 1 工作时序图 ( 2 ) 数据接收、存储模块：利用S t r a t i x I I 的S E R D E S S ( 传并收发单元1 和D P A ( 动态相位对准电 路) 接收1 G H z 的采样数据，并且对其降频成为2 5 0 M H z 的数据流，然后根据差分通道和A D C 数据 位的对应顺序以及接收器数据的输出格式，设计恢复电路，将6 4 位的数据按采样点的格式恢复为8 个采样点，最后利用片内R A M 完成对采样数据的存储。 ( 3 ) 采集控制模块：利用采集状态机，配合软件系统完成对整个采集过程进行管理，按照设定 的预触发和后触发数据量完成整个采集工程。

18、 ( 4 ) 触发控制模块：用来实现信号特征点的捕捉及波形显示的同步。 ( 5 ) 计算系统接口模块：利用访问接口寄存器的方式完成F P G A 和D S P 之间的通信。 4 4D S O 监控软件工作流程 D S O 监控程序流程图如图4 所示。首先，D S P 调用时钟 芯片和A D C 的初始化程序，完成对高速时钟电路和采集电路 的初始化，使其工作在目标系统所需要的工作模式下；然后 发出采集开始命令，数据采集系统进入采集过程；延迟一段 时间以后，查询采集结束标志：当得知采集过程结束时，便 从F P G A 片内R A M 中读取采集数据，经过处理后送去显示。 5 调试结果 5 1 实时

19、采样率的分析 利用2 G s p s 数字存储示波器实验板进行调试，信号源采 用泰克公司的A F G 3 1 0 。 通道一、通道二的输入信号均是1 0 M ，1 5 0 m v V p p 正弦波， 在V D S P 中运行数据采集系统监控程序，得到通道l 和通道2 ( 跚) V i n i t i a l i z a t i o n A c qs t a r t 审 I r e a d i n gd a t af r o mR A M Y p r o c e s s i n gd i s p l a y ( d ) n O 图4 数据采集系统监控程序流程图 的采样数据，利用V D S P

20、中的调试工具分别以通道l 和通道2 的采样数据作为数据源，经过通道校 准，调整每一通道的模数转换器所包含的双通道A D C 之间的偏移和模拟信号增益存在的差别。选取 任意4 0 0 个采样点以折线图的形式回复出采样波形如图5 所示。 第三届全国信息与电子工程学术会议、四川省电子学会曙光分会第十四届学术年会暨院青年科协第八届学术年会论文集3 9 1 从采到的波形数据提取连续4 0 0 个采样点恢复出波形，正好显示了两个信号周期，另外恢复出 的波形的幅度与信源幅度相符合，可以得知通道l 、通道2 均实现了2 G s p s 的实时采样率。 5 2 有效位数( E N O B ) 的分析 有效位数(

21、 E N O B ) 是衡量数据采集系统动态特性的一个最为重要的指标。其计算公式为： E N O B ：= S N A D - 1 7 6 d B 6 0 2 S I N A D 是信号幅度的均方根值与从直流到f s 2 的带宽内所有其他频谱成分的均方根值的比值 ( 包括谐波但不包括直流成分) 。其计算公式为： S N A D = 2 。l g 而R i g S s i g n a l刚y l o ，一k J j 一“一、 通道一，通道二的输入信号均是1 0 M ，3 3 0 m v V p p 的正弦波，在V D S P 中运行数据采集系统监 控程序，得到通道1 和通道2 的采样数据，从每个

22、通道的采样数据中各取任意连续1 0 2 4 个采样点作 为测试数据，利用M A T L A B 编程，计算其有效位数( E N O B ) 分别是：6 7 1 ( 通道- - ) ；6 7 7 ( 通道二) 。由 以上计算结果得知该数据采集系统具有较高的量化分辨率。 6 结论 经过项目分析，论证、设计，通过在采样率2 G s p s 示波器实验板上的硬件调试结合软件仿真， 已经完成了数据采集系统所要求的技术指标，实现了2 G s p s 的采样率，从而验证了该实验板上的数 据传输和数据存储均能满足2 G - s p s 数据采集系统的要求。 参考文献 I D e v i c eH a n d

23、b o o k - A T 8 4 A D 0 0 1 叫A t m e iC o r p o r a t i o n2 0 0 6 【2 】D e v i c eH a n d b o o k - L M X 2 5 31 p d f N a t i o n a lS e m i c o n d u c t o rC o r p o r a t i o n2 0 0 6 【3 】S t r a t i x l lD g v i c eH a n d b o o k A l t e r aC o r p o r a t i o n2 0 0 7 【4 】Q u a n u s l lV c r

24、 s i o n8 0H a n d b o o k A l t e r aC o r p o r a t i o n2 0 0 8 3 9 2 一种2 G s p s 实时采样率的D S O 数据采集系统的设计与实现 i s 】沈兰荪高速数据采集系统的原理与应用人民邮电出版社。1 9 9 5 【6 】王志莹宽带数字存储示波器高速数据采集与控制系统设计：【硕士学位论文】电子科技大学自动化工程学院， 【7 】邱兆坤王伟，马云，陈曾平一种新的高分辨率A D C 有效位数测试方法国防科技大学学报，2 0 0 4 【8 E D A 先锋工作室王诚，吴继华，范丽珍，薛宁，薛小刚A l t e r aF P G A C P L D 设计( 基础篇) 人民邮电出版社， 【9 】E D A 先锋工作室吴继华，王诚A l t e r aF P G A C P L D 设计( 高级篇) 人民邮电出版社，2 0 0 5 一种2Gsps实时采样率的DSO数据采集系统的设计与实现一种2Gsps实时采样率的DSO数据采集系统的设计与实现 作者：王浩， 王子斌 作者单位：电子科技大学自动化工程学院,四川,成都,610054 本文链接：http:/