数字时钟毕业设计汇总.pdf

资源描述

《数字时钟毕业设计汇总.pdf》由会员分享，可在线阅读，更多相关《数字时钟毕业设计汇总.pdf（20页珍藏版）》请在三一文库上搜索。

1、邢台职业技术学院毕业设计论文摘要数字钟我们听到这几个字，第一反应就是我们所说的数字，不错数字钟就是以数字显示取代模拟表盘的钟表，在显示上它用数字反应出此时的时间，相比模拟钟能给人一种一目了然的感觉，不仅如此它还能同时显示时、分、秒。而且能对时、分、秒准确校时，这是普通钟所不及的。与此同时数字钟还能准确定时，在你所规定的

2、时间里准确无误的想你发出报时声音，提醒你在此时所需要去做的事。关键字：数字钟校时时间显示定时目录绪论： 1 1. 设计目的 . 1 2. 设计功能要求 1 3. 电路设计 2 3.1 设计方案 2 3.2 单元电路的设计 . 2 3. 2. 1主体电路部分 . 2 3. 2. 1. 1振荡电路 2 3. 2. 1. 2计数电路 . 6 3. 2. 1. 3校时电路 12 3. 2. 1. 4译码与显示电路 13 3. 2.

3、2 扩展功功能电路的设计 15 3. 2. 2. 1 自动报整点时数电路 . 15 4. 1 主体电路部分 17 4. 2扩展电路部分 . 17 5. 总结 18 参考文献 . 18 致谢 . 19 1 绪论：我们每天都要用到时钟。二十世纪八十年代中国的钟表业经历了一场翻天覆地的大转折。其表现在三个方面：（ 1）从生产机械表转为石英电子表；（ 2）曾占据中国消费市场四十多年的

4、大型国有企业突然被刚刚冒起的 “ 组业 ” 所取代，钟表生产中心转向中国南方沿海一带；（ 3）数字钟被广泛用于个人家庭 ,车站 , 码头、办公室等公共场所 , 成为人们日常生活中的必需品。由于数字集成电路的发展和石英晶体振荡器的广泛应用 ,使得数字钟的精度 ,运用超过老式钟表 , 钟表的数字化给人们生产生活带来了极大的方便，而且大大地

5、扩展了钟表原先的报时功能。诸如定时自动报警、按时自动打铃、时间程序自动控制、定时广播、自动起闭路灯、定时开关烘箱、通断动力设备、甚至各种定时电气的自动启用等，所有这些，都是以钟表数字化为基础的。因此，研究数字钟及扩大其应用，有着非常现实的意义。 1. 设计目的设计一种多功能数字钟，该数字钟具有基本功能和扩展功能两部分。

6、其中，基本功能部分的有准确计时，以数字形式显示时、分、秒的时间和校时功能。扩展功能部分则具有：自动报整点时数的功能。数字钟的电路也是由主体电路和扩展电路两部分构成，在电路中，基本功能部分由主体电路实现，而扩展功能部电路实现。这两部分都有一个共同特点就是它们都要用到振荡电路提供的1Hz脉冲信号。在计时出现误差时电路还

7、可以进行校时和校分，为了使电路简单所设计的电路不具备校秒的功能。并且要用数码管显示时、分、秒，各位均为两位显示，扩展部分要有相应的响应电路。 2. 设计功能要求基本功能：（ 1）时的计时要求为 “ 12 翻 1” ，分和秒的计时要求为 60 进制（ 2）准确计时，以数字形式显示时，分，秒的时间（ 3）校正时间扩展功能：自动报整点时

8、数 3. 电路设计 3.1 设计方案 2 根据设计要求首先建立了一个多功能数字钟电路系统的组成框图，框图如图 1 所示。主体电路扩展电路图 1 由图 1 可知，电路的工作原理是：多功能数字钟电路由主体电路和扩展电路两大部分组成。其中主体电路完成数字钟的基本功能，扩展电路完成数字钟的扩展功能。振荡器产生的高脉冲信号作为数字钟的振源，

9、再经分频器输出标准秒脉冲。秒计数器计满 60 后向分计数器个位进位，分计数器计满 60 后向小时计数器个位进位并且小时计数器按照 “ 12 翻 1” 的规律计数。计数器的输出经译码器送显示器。计时出现误差时电路进行校时、校分、校秒。扩展电路必须在主体电路正常运行的情况下才能进行扩展功能。 3.2 单元电路的设计数字电子钟的设计方法很

10、多种，例如，可用中小规模集成电路组成电子钟；也可以利用专用的电子钟芯片配以显示电路及其所需要的外围电路组成电子钟；还可以利用单片机来实现电子钟等。在本次设计，电路是由许多单元电路组成的，因此首先必须对各个单元电路进行设计。 3.2.1主体电路部分主体电路部分的电路主要由振荡电路、计数电路、显示电路以及校时电路四大部

11、分组成。下面将对各部分电路进行设计。 3.2.1.1振荡电路时显示器分显示器秒显示器时译码器分译码器秒译码器时计数器分计数器秒计数器校时电路振荡器分频器整点报时 3 振荡电路由振荡器和分频器产生1Hz时钟脉冲和扩展部分所需的频率，下面对振荡器和分频器两部分进行介绍。（ 1）振荡器数字电路中的时钟是由振荡器产生的。振荡器的稳定度

12、及频率的精度决定了数字钟计时的准确程度，一般来说，振荡器的频率越高，计时精度越高。它利用某种反馈方式产生时钟信号。对数字电路来说，振荡器的输出的幅度范围为 0v 5v 的方波信号而不是锯齿波、三角波或其他形式。典型的振荡器是弛豫振荡器，它通过一个 RC 网络将反相器的输出反馈回来并存在一定的工作延迟时间。基本的电路如图

13、2 所示。 12 A 7404 12 A 7404 R2 R1 C 图 2 在上述电路中， RI-C网络由第一个反相器驱动，具有 RC 特性曲线的响应信号被反馈给反相器的输入。当电容上的电压达到施密特触发器输入反相器的门限电压的时候，反相器的状态发生改变，并输出一个新的电压值。这个输出电压经过一定的延迟时间再次通过 RI C 反馈回来，直到电容电压再次达

14、到门限电压为止。用施密特触发器输入器件（如 74HC04 ），但是由于电容的参考电压在每个临界点都要发生变化，所以施密特触发器不是必需的。由于电容与输出相连，每次状态改变时，电容的充电电压会超过 5V。从这一点来说，输出电压会改变电容的充电电压，直到电容两端的电压变为 74HC04 的门限电压（ 2.5V ）为止。振荡器输出状态的

15、改变发生在电容上的电压达到 2.5V时。在设计中所用的振荡器的电路图如图3 所示。该电路能产生 1MHz 的方波脉冲振荡信号。 4 12 A 7404 12 A 7404 12 A 7404 1K 0.01uF 5-25pF1MHZ 图 3 （ 2）分频器分频器的作用是将由石英晶体产生的高频信号分频成基时钟脉冲信号和扩展部分所需的频率。在此电路中，分频器的功能主要有两个：一是产

16、生标准脉冲信号；二是功能扩展电路所需的信号，如仿电台用的 1KHz 的高频信号和 500Hz 的低频信号等 . 在此电路中作为分频器的元件是 :CD4518 。 CD4518 可以组成二分频电路和十分频电路。用CD4518 组成二分频的电路如图 4；用 CD4518 组成十分频的电路如图 5；在本次设计中所用的分频器的电路图如图 6。电路经过十分频后将晶振来的 1MHz 的

17、振荡脉冲变为 1Hz 的脉冲信号，该信号作为计数器的计数脉冲使用。输入输出输入输入输出清零图 4 图 5 4Q1Q Cr CP EN 4 Q Cr CP 5 CK 1 EN 2 CLR 7 Q0 3 Q1 4 Q2 5 Q3 6 A 4518 CK 1 EN 2 CLR 7 Q0 3 Q1 4 Q2 5 Q3 6 A 4518 CK 1 EN 2 CLR 7 Q0 3 Q1 4 Q2 5 Q3 6 A 4518 CK 1 EN 2 CLR 7 Q0 3 Q1 4 Q2 5 Q3 6 A 4518 CK 1 EN 2 CLR

18、 7 Q0 3 Q1 4 Q2 5 Q3 6 A 4518 CK 1 EN 2 CLR 7 Q0 3 Q1 4 Q2 5 Q3 6 A 4518 100KHZ 10KHZ 1KHZ 100HZ 10HZ 1HZ 1MHZ 图 6 输入输出 CK CR EN 上升沿L H 加计数 L L 上升沿加计数下降沿L X 保持 X L 上升沿上升沿L L H L 下降沿 X L X 全为 L 6 上表 :CD4518的功能表振荡器和分频器两部分构成振荡电路，它的电路图如图 7 所示。根据图 7

19、可知电路的工作原理是：石英晶体振荡器提供的频率为 1MHz， CD4518 组成十分频电路。并且一个 CD4518可以组成两个十分频电路即： CD4518 的引脚 2 与引脚 6 组成一个十分频电路而引脚 10 与引脚 14 组成另一个十分频电路。晶振的输出接入第一块 CD4518 的输入引脚 2，经过一次十分频，频率变为 100KHz 。输出引脚 6 接入同一块 CD4518 的引

20、脚 10 经第二次分频，频率变为 10KHz 。输出引脚接人第二块 CD4518 的输入引脚 2 再经一次分频，频率变为 1KHz。这样经过六次分频最后可以得到 1Hz 的频率。 12 A 740 4 12 A 740 4 12 A 740 4 1 K 0. 01 uF 5-25 pF1 MHZ CK 1 E N 2 CL R 7 Q0 3 Q1 4 Q2 5 Q3 6 A 451 8 CK 1 E N 2 CL R 7 Q0 3 Q1 4 Q2 5 Q3 6 A 4 51 8 CK 1 E N

21、 2 CL R 7 Q0 3 Q1 4 Q2 5 Q3 6 A 4 51 8 CK 1 E N 2 CL R 7 Q0 3 Q1 4 Q2 5 Q3 6 A 4 51 8 CK 1 E N 2 CL R 7 Q0 3 Q1 4 Q2 5 Q3 6 A 451 8 CK 1 E N 2 CL R 7 Q0 3 Q1 4 Q2 5 Q3 6 A 4 51 8 1 00 KHZ 10KHZ 1 KHZ 1 00 HZ 10HZ 1 HZ 图 7 3.2.1. 2计数电路计数器是一种计算输入脉冲的时序逻辑网络，被计数的输入信号就是时序

22、网络的时钟脉冲，它不仅可以计数而且还可以用来完成其他特定的逻辑功能，如测量、定时控制、数字运算等等。数字钟的计数电路是用两个六十进制计数电路和“ 12 翻 1”计数电路实现的。数字钟的计数电路的设计可以用反馈清零法。当计数器正常计数时，反馈门不起作用，只有当进位脉冲到来时，反馈 7 信号将计数电路清零，实现相应模的循环

23、计数。以六十进制为例，当计数器从 00， 01， 02，， 59 计数时，反馈门不起作用，只有当第 60 个秒脉冲到来时，反馈信号随即将计数电路清零，实现模为 60 的循环计数。下面将分别介绍 60 进制计数器和 “ 12 翻 1” 小时计数器。（一） 60 进制计数器电路如图 8 所示 R 0 ( 1 ) 6 R 0 ( 2 ) 7 C K A 1 4 Q A 1 2 C K B 1 Q B 1 1 Q C 9

24、Q D 8 74LS 92_2 R 0 ( 1 ) 2 R 0 ( 2 ) 3 R 9 ( 1 ) 6 R 9 ( 2 ) 7 C K A 1 4 Q A 1 2 C K B 1 Q B 9 Q C 8 Q D 1 1 74LS90_5 GND GND+5V +5V 图 8 电路中， 74LS92 作为十位计数器，在电路中采用六进制计数； 74LS90 作为个位计数器在电路中采用十进制计数。当 74LS90 的 14 脚接振荡电路的输出脉冲 1Hz 时 74LS90 开始工作，它计时

25、到 10 时向十位计数器 74LS92进位。下面对电路中所用的主要元件及功能介绍。十进制计数器 74LS90 74LS90是二五十进制计数器，它有两个时钟输入端CKA 和 CKB。其中，CKA 和 0 Q组成一位二进制计数器；CKB和 321 Q Q Q组成五进制计数器；若将 0 Q与 CKB 相连接，时钟脉冲从 A CP输入，则构成了 8421BCD 码十进制计数器。 74LS90 有两个清零端

26、 R0（ 1）、 R0 （ 2），两个置 9 端 R9（ 1）和 R9（ 2），其 BCD码十进制计数时序如表 1，二五混合进制计数时序如表 2， 74LS90 的管脚图如图 9。 8 图 9 表 1 BCD 码十进制计数时序表 2 二五混合进制计数时序异步计数器 7 4 L S 9 2 所谓异步计数器是指计数器内各触发器的时钟信号不是来自于同一外接输入时钟信号，因而触发器不是同时翻转。这种

27、计数器的计数速度慢。一异步计数器 74LS92是二六十二进制计数器，即 CKA 和 0Q 组成二进制计数器，CKB 和 321Q Q Q 在 74LS92 中为六进制计数器。当 CKB 和 0 Q相连，时钟脉冲从 CKA 输入， 74LS92构成十六进制计数器。 74LS92的管脚图如图 10 。 CK D Q C Q B Q A Q 0 0 0 0 0 1 0 0 0 1 2 0 0 1 0 3 0 0 1 1 4 0 1 0 0 5 0 1 0 1 6 0 1 1

28、 0 7 0 1 1 1 8 1 0 0 0 9 1 0 0 1 CK AQBQCQDQ 0 0 0 0 0 1 0 0 0 1 2 0 0 1 0 3 0 0 1 1 4 0 1 0 0 5 1 0 0 0 6 1 0 0 1 7 1 0 1 0 8 1 0 1 1 91100 R0(1 ) 2 R0(2 ) 3 R9(1 ) 6 R9(2 ) 7 CK A 1 4 Q A 1 2 CK B 1 Q B 9 Q C 8 Q D 1 1 74LS90 9 图 10 （二）“ 12 翻 1” 小时计数器电路（ 1）电路如图 11 所示图 11 “ 12 翻 1” 小时

29、计数器是按照 “ 01 02 03 04 05 06 07 08 09 10 11 12 01 ”规律计数的，计数器的计数状态转换表如表 3 所示。 R0(1 6 R0(2 7 CK 1 Q 1 CK 1 Q 1 Q 9 Q 8 74LS92 C L 3 D 2 S 4 C 1 Q 5 Q 6 74LS 74 P 1 5 P 1 P 1 0 P 3 9 Q 0 3 Q 1 2 Q 2 6 Q 3 7 R C 1 3 T C 1 2 C L K 14 C E 4 U / D 5 P L 1 74LS 45 6 U 974LS 0 1 2 3 U 9

30、 74LS 0 1 121 U 10D 74LS 0 GN R 3. 3 + 5 8 9 U8 74LS 0 +5 C 10 表 3“ 12 翻 1” 小时计时时序十位个位十位个位 CK Q10 Q03 Q02 Q01 Q00 CK Q10 Q03 Q02 Q01 Q00 0 1 2 3 4 5 6 7 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 1 0 0 1 0 0 0 1 1 0 1 0 0 0 1 0 1 0 1 1 0 0 1 1 1 8 9 10 11 12 13 0 0 0 1 1 1 0 1 0 0 0 1 0 0 1 1 0 1 0 0 0

31、 0 0 0 0 0 1 0 0 1 0 0 0 0 1 （二）电路的工作原理由表可知：个位计数器由 4 位二进制同步可逆计数器 74LS191 构成，十位计数器由双 D 触发器 74LS74构成，将它们组成“ 12 翻 1” 小时计数器。由表可知：计数器的状态要发生两次跳跃：一是：计数器计到 9，即个位计数器的状态为 03020100 Q Q Q Q =1001后，在下一计数脉冲的作用下计数

32、器进入暂态 1010 ，利用暂态的两个 1 即 0301 Q Q使个位异步置 0，同时向十位计数器进位使 10Q =1 ；二是计数到 12 后，在第13个计数脉冲作用下个位计数器的状态应为 03020100Q QQ Q =0001 ，十位计数器的 10Q =0 。第二次跳跃的十位清“ 0” 和个位置 “ 1” 的输出端10Q、01Q、00Q来产生。对电路中所用的主要元件及功能介绍。 D 触发器 74LS74

33、在电路中用到了 D 触发器 74LS74 ， 74LS74 的管脚图如图 12 。 D 2 Q 5 Q 6 CL 3 4 1 PR CL A 74LS7 11 图 12 下面将介绍一些有关触发器的内容：触发器，它是由门电路构成的逻辑电路，它的输出具有两个稳定的物理状态（高电平和低电平），所以它能记忆一位二进制代码。触发器是存放在二进制信息的最基本的单元。按其功能可为基本 RS

34、触发器触、 JK 触发器、 D 触发器和 T 触发器。这几种触发器都有集成电路产品。其中应用最广泛的当数 JK 触发器和 D 触发器。不过，深刻理解 RS 触发器对全面掌握触发器的工作方式或动作特点是至关重要的。事实上， JK 触发器和 D 触发器是 RS 触发器的改进型，其中 JK 触发器保留了两个数据输入端，而 D 触发器只保留了一个数据输入端。

35、D 触发器有边沿 D 触发器和高电平 D 触发器。 74LS74 为一个电平 D 触发器。计数器 74LS191 74LS191的管脚图如图 13 图 13 CTE 4 D/U 5 CL 1 L 1 MAX/MI 1 RC 1 A 1 Q 3 B 1 Q 2 C 1 Q 6 D 9 Q 7 74LS19 12 3.2.1.3校时电路（一）电路如图 14 所示图 14 （二）电路的工作原理校时电路的作用是：当数字钟接通电源或者出现误差时，校正时

36、间。校时是数字钟应具有的基本功能。一般电子表都具有时、分、秒等校时功能。为了使电路简单，在此设计中只进行分和小时的校时。校时有 “ 快校时 ” 和 “ 慢校时 ” 两种， “ 快校时 ” 是通过开关控制，使计数器对 1Hz 校时脉冲计数。 “ 慢校时 ” 是用手动产生单脉冲作校时脉冲。图中 S1 校分用的控制开关， S2（总图）为校时用的控制开关，它们

37、的控制功能如表 4 所示，校时脉冲采用分频器输出的 1Hz 脉冲，当 S1 或 S2 分别为 “ 0” 时可以进行 “ 快校时 ” 。如果校时脉冲由单次脉冲产生器提供，则可以进行 “ 慢校时 ” 。表 4 校时开关的功能 S1 S2 功能 1 1 计数 1 0 校分 0 0 校时表 4 （三）对电路中所用的主要元件及功能介绍 8 9 1 U 1 0 7 4 L S 0 12 3 U 11 7 4 L S0 1 11 U 1 0

38、 7 4 L S 0 R 3. 3C 0. 01 u S1 G N 11 U 8E 7 4 L S 0 1 H Z S 2/ M 2 Q 2 + 5 13 在此电路中，用到的元器件有两块四 2 输入与非门 74LS00 、一块六反相器 74 LS04、两个电容、两个电阻以及两个开关。（ 1）四 -2 输入与非门 74LS00 集成逻辑门是数字电路中应用十分广泛最基本的一种器件，为了合理的使用和充分利用其性能，必须对它

39、的主要参数和逻辑功能进行测试。 74LS00 与非门的主要参数为：输出高电平：指与非门有一个以上输入端接地或接低电平时的输出电平值。输出低电平：指与非门的所有输入端均接高电平时的输出电平值。开门电平：指与非门输出处于额定低电平时允许输入高电平的最小值。关门电平：指与非门输出处于高电平状态时允许输入低电平的最大值

40、。电压传输特性：是指门的输出电压随输入电压而变化的曲线，由它可以得到门电路的输出高电平、输出低电平、关门电平和开门电平等。低电平的输出电源电流；是指输入所有端都悬空，输出端空载时，电源提供器件的电流。高电平输出电源电流：是指输出端空载，每个门各有一个以上的输入端接地，电源提供给器件的电流。低电平输入电流：

41、是指被测输入端接地，其余输入端悬空时，由被测输入端流出的电流值。高电平输入电流：指被测输入端接高电平，其余输入端接地，流入被测输入端的电流值。扇出系数：门电路能驱动同类门的个数，它是衡量门电路负载能力的一个参数，TTL与非门有两种不同性质的负载，即灌电流负载和拉电流负载，因此有两种扇出系数。即低电平扇出系数和

42、高电平扇出系数。 3.2.1.4译码与显示电路（一）电路如图 15 所示 14 图 15 （二）电路的工作原理译码是编码的相反过程，译码器是将输入的二进制代码翻译成相应的输出信号以表示编码时所赋予原意的电路。常用的集成译码器有二进制译码器、二十制译码器和 BCD 7 段译码器、显示模块用来显示计时模块输出的结果。（三）对电路中的主要

43、元件及功能介绍（ 1）译码器 74LS48 在电路中用的译码器是共阴极译码器 74LS48 ，用 74LS48 把输入的 8421BCD 码 ABCD 译成七段输出 a-g ，再由七段数码管显示相应的数。 74LS48的管脚图如图 16。在管脚图中，管脚 LT、 RBI 、 BI/RBO都是低电平是起作用，作用分别为： LT 为灯测检查，用 LT 可检查七段显示器个字段是否能正常被点燃。 BI 是

44、灭灯输入，可以使显示灯熄灭。 RBI 是灭零输入，可以按照需要将显示的零予以熄灭。BI/RBO是共用输出端， RBO 称为灭零输出端，可以配合灭零输出端 RBI ，在多位十进制数表示时，把多余零位熄灭掉，以提高视图的清晰度。也可用共阴译码器 74LS248 ， CD4511 。（ 2）显示器 SM421050N 在此电路图中所用的显示器是共阴极形式，阴极必须接

45、地。 SM421050N 的管脚功能图如图 17 BI/RB 4 RB I 5 L T 3 A 7 B 1 C 2 D 6 a 1 3 b 1 2 c 1 d 1 0 e 9 f 1 5 g 1 4 74LS4 8 a bf c g d e DP LEDgn 1 2 3 4 5 6 7 a b c d e f g DPY_7-SE G 15 图 17 主体电路部分是由上面的以上的各个单元电路组成的。 3.2.2扩展功功能电路的设计 3.2.2.1自动报整点时数电路（一）电路的工作原

46、理报整点时数电路的功能是：每当数字钟计时到整点时发出音响，并且几点响几声。实现这一功能的电路主要有以下几个部分。减法计数器：完成几点响几声的功能。即从小时计数器的整点开始进行减法计数，直到零为止。编码器：将小时计数器的 5 个输出端 4Q 、 3Q 、 2Q 、 1Q 、 0Q 按照 “ 12 翻 1” 的编码要求转换为减法计数器的 4 个输入

47、端 3 D、2D 、 1 D 、 0 D所需要的BCD 码。在电路图中编码器是由与非门实现的组合逻辑电路。其中编码器是由与非门实现的组合逻辑电路，其输出端的逻辑表达式由 5 变量的卡若图可得。 a bf c g d e DP LEDgn 1 2 3 4 5 6 7 a b c d e f g DPY_7-SEG 16 00 DQ 14114DQ QQ Q2241 DQQ Q 334 DQQ 分进位脉小时计数器输出减法计数器输入 CK 4

48、Q3Q2Q1Q0Q3D2 D 1 D 0 D 1 0 0 0 0 1 0 0 0 1 2 0 0 0 1 0 0 0 1 0 3 0 0 0 1 1 0 0 1 1 4 0 0 1 0 0 0 1 0 0 5 0 0 1 0 1 0 1 0 1 6 0 0 1 1 0 0 1 1 0 7 0 0 1 1 1 0 1 1 1 8 0 1 0 0 0 1 0 0 0 9 0 1 0 0 1 1 0 0 1 10 1 0 0 0 0 1 0 1 0 11 1 0 0 0 1 1 0 1 1 12 1 0 0 1 0 1 1 0 0 编码器的真值表 0123 D D D D逻辑控制

49、电路控制减法计数器的清 “ 0” 与置数，控制音响电路的输入信号。减法计数器选用 74LS191 ， 74LS191各控制端的作用如下。 LD 为置数端。当LD=0时将小时计数器的输出经数据输入端 0123 D D D D的数据置入，RC为溢出负脉冲输出端 . 当减法计数到“ 0” 时， RC输出一个负脉冲。 U/D 为加 / 减控制器。 U/D=1 时减法计数。 CKA为减法计数脉冲 , 兼作音响电路的控制脉冲。逻辑控制电路由 D 触发器 74LS74与多级与非门组成。其工作原理是：接通电源后按触发开关 S，使 D 触发器 74LS74清 0 ，即 1Q=0 。该清 “ 0”

展开阅读全文