《[管理]集成电路复习题.docx.pdf》由会员分享，可在线阅读，更多相关《[管理]集成电路复习题.docx.pdf（6页珍藏版）》请在三一文库上搜索。
1、1?集成电路的发展遵循了什么定律？简述集成电路设计流程。说明版图设计在整 个集成电路设计中所起的作用。答：摩尔定律：集成电路的集成度，即芯片上品体 管的数目，毎隔18个刀增加一倍或者毎3年翻两番。 版图设计的作用1、满足电路功能性能指标质量要求2、尽可能节省面积以提咼集 成度，降低成本3、尽可能缩短连线，以减少复杂度，缩短吋间，改善可靠性; 2、(1)集成电路设计方法的种类主要有哪些？ (2)名词解释：ASIC、SOC、DSP、HDL等常见缩写 答:(1)全制定设计方法， 半制定设计方法， 标准单元设计方法， 通用单元设计方法， 可编程逻辑电路设计方法。 (2) ASIC (Applicati
2、on Specific Intergrated Circuits)专用集成电路：指特定用户要 求和特定电子系统的需要而设计、制造的集成电路SOC(System On Chip)系统及芯 片、片上系统： 指它是一个产品、 是一个有专用目标的集成电路, 其中包括完整系统 并有嵌入软件的全部内容DSP (Digital Signal Processing)数字信号处理：是一门涉 及许多学科而又广泛应用于许多领域的新兴学科1IDL(Hardware Description Language)1件描述语言：指对硕件电路进行行为描述、寄存器传输描述或者结构 化描述的一种新兴语言 3、(1)描述多晶硅在CM
3、OS工艺中所起的基本作用。(2)假定某材料的方块电阻 值为10 Q,电阻的长度为30 pm,宽度为10 pm,该电阻阻值为多少？如果其他条件 不变，长度变为25 fim,则该电阻的阻值又是多少？ 答:(1)多晶硅有着与单晶硅相似的特性，并且其特性可随结晶度与杂质原子的改 变而改变。在MOS及双极型器件中，多晶硅口J用来制作栅极、源极与漏极的欧 集成电 系 功 设 系统要求 系统划分和 功能设直 厅为级 / 寄存渥传 输级RTL)设计 文计流程 综合 门级仿真 ?自动布局布线 姆接触、基本连线、薄PN结的扩散源、高值电阻等。 （2） R二Rs*L/W （Rs为方块电阻，L为长度，W为宽度） 4、
4、SOI材料是怎样形成的，有何特点？肖特基接触和欧姆型接触各有什么特点？ 答：SOI绝缘体上硅，可以通过氧隔离或者品片粘结技术完成。 特点：电极与衬底之间寄生电容大大减少，器件速度更快，功率更低 肖特基接触特点：阻挡层具有类似PN结的伏安特性。 欧姆型接触特点：载流子可以容易地利用量子遂穿效应相应自由传输。 5、 讨论半导体工艺中掺杂的作用，举出两种掺杂方法，并比较其优缺点。 答：掺朵的目的是改变半导体的导电类型，形成N型或P型层，以形成双极型品体 管及各种二极管的PN结，或改变材料的电导率。 两种掺杂方法：热扩散掺杂和离子注入法。 与热扩散相比， 离子注入法的优点如下：1?掺杂的过程可通过调整
5、杂质剂量与 能量来精确控制杂质分布。2. 可进行小剂量的掺杂。3?可进行极小深度的掺杂。4? 较低的工业温度，故光刻胶可用作掩膜。5. 可供掺杂的离了种类较多，离了注入法 也可用于制作隔离岛。缺点：价格昂贵，大剂量注入时，半导体品格会遭到严重破 坏且难以恢复 6、写出晶体外延的意义，列出三种外延生长方法，并说明各自的优缺点。给出光 刻的作用，光刻有哪两种曝光方式。 外延意义：用同质材料形成貝有不同掺杂种类及浓度而貝有不同性能的晶体层。 外延方法 : 液态生长，气相外延生长， 金属有机物气相外延生长（1）液态生 长： 最简单最廉价的外延生长方法，但其外延层的质量不高（2）气相外延生长：技术 成熟
6、，能很好地控制薄膜厚度、杂质浓度和晶体完整性，但对外延层掺朵情况的控 制比较难。（3）金属有机物气相外延生长：M0VPE与其它VPE不同Z处在于它 是一种冷壁工艺，只要将衬底控制到一定温度就行了。 光刻作用：把掩膜上的图形转换成晶圆上的器件结构。 曝光方式冇接触与非接触两种。 7、 简述双阱CMOS工艺的基本工艺流程。 答：（1）衬底准备：衬底氧化，生长Si3N4. （2）光刻P阱，形成阱版：在P 阱区 腐蚀Si3N4?,P阱注入。（3）去光刻胶，P阱扩散并生长SiO2o （4）腐蚀Si3N4, N阱注入并扩散。（5）有源区衬底氧化： 生长Si3N4,有源区光刻和腐蚀， 形成有 源 区版。（6
7、） N管场注入光刻（7）场区氧化：有源区Si3N4和SiO2腐蚀，栅氧 化， 沟道掺朵（阈值电压调节注入）。（8）多晶硅淀积、掺朵、光刻和腐蚀，形成多品 硅版。（9） NMOS管光刻和注入硼， 形成N+版。（10） PMOS管光刻和 注入磷， 形成P+版。（II）硅片表面生长SiO2薄膜。 （12）接触空光刻，接触孔腐蚀。（13）淀积铝，形成铝连线。 8、(1) MOSFET的饱和电流主要取决于哪些参数？ 答：饱和电流取决于栅极宽度W,栅极长度L,栅源之间压降阈值屯压耳， 氧化层厚度b ,氧化层介电常数鼻X (2)什么是MOS器件的体效应？请指出 答：由于衬底与源端未连接在一起，而引起的阈值电
8、压的变化叫做体效应。 (3)版图中有源区接触孔、多晶硅接触孔和通孔的作用各是什么？ 有源区接触孔 : 用来连接第一层金属和N+或P+区域, 在版图设计中有源区接触孔的 形状通常是正方形通孔: 用于相邻两金屈层的连接，其形状也是正方形 多晶硅接触孔：用来连接第一层金属和多晶硅栅，其形状通常也是正方形 9?讨论MOSFET的基本结构。讨论MOSFET的阈值电压及其影响因素。 答:MOSFET由两个PN结和一个MOS电容组成； 阈值电压就是将栅极下面的Si表面从P型Si变成N型Si所必要的电压。 影响 它的 因索冇4个：材料的功函数之差，Si02层中可以移动的正离子的影响，氧化层中固 定电荷的影响，
9、面势阱的影响o 10画出电阻的高频等效电路。集成电路电路级模拟的标准工具是什么软件，能 进行哪些性能分析？ 答：集成电路电路级模拟的标准工具是SPICE 可以进行：1. 直流工作点分析2. 直流扫描分析3. 小信号传输函数4. 交流特性分析5?直流或小信号交流灵敏度分析6. 噪声分析7. 瞬态 特性分析 &傅里叶分析9. 失真分析10. 零极点分析 11信号线的版图设计准则有哪些？集成电路封装工艺基本流程有哪些？ 答：版图设计准则：(1)匹配设计，(2)抗干扰设计，(3)寄生优化设计，(4) 可靠性 设计；一般信号线用第一层金属，信号线交叉的地方用第二层金属，对高频信 号，尽量减少寄生电容的干
10、扰，对直流信号，尽量利用寄生电容来旁路掉直流信 号中的交流成分从而稳定直流。第一层金属和第二层金属之间，第二层金属和第 三层金属Z间均会形成电容 . 封装工艺流程：对晶圆进行划片一分类一管芯键合一引线压焊一密封一管壳焊接 塑封一测试。 12、(1)版图设计规则中的基本几何关系主要包括哪几种，试画图说明？ (2)电源线的版图设计准则有哪些？ (3)某电阻需要通过100微安电流，该电阻宽2微米，如果它的电流密度值为 0.12毫安/ 微米，试通过计算判断该电阻能否可靠工作。 答：(1)设计规则主要包括各层的最小宽度、层与层之间的最小间距以及最小交 丄丄 叠等。 1. 最小宽度指封闭儿何图形的内边之间
11、的距离2. 最小间距 : 间距指各儿何图形外边 界之间的距离 a)儿何图形内边界到另一图形的内边界长度(overlap) b)几何图形外边界到另一图形的内边界长度(extension (2)电源线和地线应尽可能地避免用扩散区和多晶硅布线，特别是通过较人电 流的那部分电源线和地线；禁止在一条铝布线的长信号卜?平行走过另一条用多晶 硅或扩散区布线的长信号线；压点离开芯片内部图形的距离不应少于20微米。 1. 0. 2X3 = 0. 6m A, 口I靠工作的最大允许电流是600微安，我们的计剛电流是100微安， 因此?该电阻器能可靠工作。 13?给出下列布尔表达式F = AB + C(D + E +
12、 F)的全互补CMOS电路。试分别 指 出NMOS传输门和PMOS传输门传输“0”和“1”逻辑各有何特点。 答: 当NMOS传输门用作开关以传输逻辑信号时，传输“(F逻辑将是理想的。传输 “L 逻辑则不理想，因为电平是蜕化的 当PMOS传输门用作开关传输逻辑信号时，传输“1”逻辑，将是理想的 . 传输“(F逻 辑，不是理想的 . 因为电平是蜕化的 , 14?画出CMOS标准反相器的电路图，并简要说明是如何实现反相功能的。并画 出两输入CMOS或非门的电路图。 反相功能的实现： u输入为1时, 则NMOS导通，PMOS不导通，输出 _ 为0? 输入为0时，则NMOS不导通，PMOS导通，输 岀p
13、i 为i. 3. 最小交叠 : 交迭冇两种形式 g 15、在CMOS工艺中P型衬底和N阱应该做怎样的连接？某大尺寸NMOS晶 体管，如果将其拆分成并联的晶体管，应该采取什么样的版图设计措施比较妥 当？ 答: 对于NMOS管，我们应当充分保证其衬底接地，而PMOS管应当保证其 衬底 充分接高电平，特别MOS管流过大电流时，应该在管子周围形成隔离环进行 保 护 16、假设需要一个能承受12毫安电流的电阻，其大小为50欧姆，并且要求其对 工艺变化不敏感。有三个选择： 多晶硅：电流密度为0.27 mA/pm,薄层电阻率为225 2/口； N阱：电流密度为0.72 mA/fim,薄层电阻率为870 !/
14、 ； 扩散电阻：电流密度为0.93 mA/pm,薄层电阻率为1290 H/DO 请通过计算出这三种电阻的宽度和长度，并根据计算结果判断，哪一个电阻能够 满足我们的要求？选择的理由是什么？ 2可以看到各种材料为我们提供了适当的薄层电阻率?但是，在决定哪种 材料最好时，还应该看看各个电阻的长度与宽度。 我们根嘶式决定电阻的宽度： / = D? W 而长度则由 R_ L R = ? p 决定。 电阻类型宽度长度 多品硅 12 “ 5727 44 50 444 - 225 * L 乩87 N阱 0黑2-16.66 50= 166 ? 87Q.= 0? 95 扩散电阻 19 =12 90 0.93 .
15、50 12 L90-129 *L -5 目前的多晶硅宽度尺寸约45微米?大于最小的扩散电阻区 的13微米，虽然其他的电阻比多晶硅有更好的电流密度，宽度较小 但出于对长度尺寸的考虑 ?实际上它们是不合适的。 ?1O 17、全互补CMOS电路的缺点主要是什么？作为对它的改进，伪NMOS逻辑电 路 的优点是什么？ 答: 全互补CMOS电路的缺点是管子数太多。伪NMOS电路的最大优点是： (1)管子数少。若组合逻辑共有k个输入变量，则伪NMOS逻辑只需要k+1个管 了，同NMOS电路一样，比标准的CMOS要少得多。(2)输入电容也同NMOS 一 样，是CMOS电路的一半。(3)静态功耗也同NMOS 样
16、，因为P管总是导通的， 很彖耗尽管负载，有直通电流。而CMOS则是没有的。 18、(1)何谓静态恢复逻辑电路？如何理解静态和恢复逻辑电路？ (2)与NMOS电路相比，CMOS电路有哪两大缺点？伪NMOS电路本身 又有 什么缺点？ 答：(1)以反相器为基础而构成的逻辑电路成为静态恢复逻辑电路。所谓静态是指 不存在预充电一放电机制o所谓恢复逻辑电路是指电路存在着一个逻辑电平噪声容 限，当输入信号电平受到的噪声干扰小于规定的容限时，输入能恢复到确定的逻辑 电平。 (2)CMOS电路的速度比NMOS低；COMS电路所需的器件数多 NMOS电路的缺点：电平蜕化，限制了级连数口。 专业好文档精心整理欢迎下载 (A)