《《计算机组成原理教学资料》计组复习提要.doc.pdf》由会员分享，可在线阅读，更多相关《《计算机组成原理教学资料》计组复习提要.doc.pdf（9页珍藏版）》请在三一文库上搜索。
1、复习知识点 第一章： 1. 数字计算机的硬件组成 2. 冯. 诺依曼计算机的设计思想 3. 指令与数据的区别 4. 计算机的发展历史 5. 软件的组成与分类 6. 计算机系统的结构层次 第二章： 1. 原码，补码，移码 2. 理解双符号位补码与移码的溢出条件 3. 定点、浮点小数的表示与范圉 4. 字符、字符串、汉字、校验码 5. 补码加减运算加法： x +刃补=x补+y补 减法： x 刃补 =x补+ 刃补 6. 移码加减运算： x移二x补+2n 加法 : x + y移二x+y补 + 2n = x补+y补+2n = x移+y补 减法： x ? y移二x刃补 + 2n = x补+ ? y补+2n
2、 = x移+? y补 7.原码定点小数乘法补码定点小数乘法 &原码定点小数除法一加减交替法补码除法 9. 浮点小数的运算， 10. 常见运算电路组成 第三章： 1. 基本概念 存储元，存储单元， RAM, ROM, PROM, EPROM, 存储器系统，存取时间，存储周期，存储带宽， 存储器设计的要求，双端口存储器 2.存储器的字 / 位扩展法 3.顺序/ 交叉方式存储器的结构与带宽计算方法 4.相联存储器的基本原理 5.Cache原理与命屮率，访问效率的计算方法 6.虚拟存储器地址映射方法 第四章： 1.指令系统的设计要求 2. CISC/RISC 的含义 3. 指令格式 4.10种寻址方式
3、 5. 堆栈的特点 第五章 1.CPU模型，主要寄存器的功能 2.三级时钟体系的含义 3.微指令 1.指令、微命令、微操作、微指令、微程序的含义及相互关系 2.指令周期流程图的理解 3.利用微命令的相斥性设计微指令 4.微指令格式 5.微指令功能的理解 4.流水线中的相关性 笫六章1总线的基本概念，包括总线带宽，传输速率的计算 2三种常见的总线结构 3总线仲裁的方法 第七章八章1. 中断的基本概念，包括中断向量、中断处理流程、多级中断 2.DMA 的基本概念 选择：将十进制数?27/64表示成 IEEE754标准的 32位浮点规格化数为 () 。D -A. 3ED80000H B. 3FD80
4、000H -C. BFD80000H D. BED80000H 选择：用 8 位二进制定点小数表示的-35/64的补码为 () 。B -A. 00111010 B. 10111010 一 C. 01000110 D. 10111001 IEEE754标准规定的 64位浮点数格式中，符号位为1位，阶码为 11位，尾数为 52位，则 它能表示的最 大规格化正数为 ( ( 10) ) 。(2-2-52) *21024 3. (10分) 有两个浮点数Nl=2jlXSl,N2=2j2XS2,其中阶码用4位移码、尾数用8位原 码表示 ( 含1 位符号 位) 。设jl=(ll)2,Sl=(+0.011001
5、1)2J2=(-10)2,S2=(+0.1101101)2,求N1+N2,写出运算步骤及结果。 3. (10分) 有两个浮点数 Nl=2jlXSl,N2=2j2XS2, 其中阶码用 4位移码、尾数用8 位原码 表示( 含 1 位符号 位) 。设 j 1 =( 11 )2,S1 =(+0.0110011 )2,j2=(-10)2,S2=(+0.1101101 )2, 求 N1+N2, 写出运算步骤及结果。 ?答： ?(0) 0 判断。加数与被加数均不为0.( 这步没写不扣分 ) ?规格化： ?S1没有规格化，先把它规格化，左规。 ?sr = o.noono jr = io ( 此时 10是真值，
6、不是移码。 ) ?S2已经规格化。 ?对阶。 ?jr=(10)2j2=(-10)2 ?S2 右移 4 位，S2* = 0.0000110 ?(3)尾数运算 ?S 二 S1+S2 = 0.1100110 + 0.0000110 = 0.1101100 ?( 运算时可用两位符号位，用于判断是否溢出 ?00.1100110 + 00.0000110 = 00.1101100, 尾数无溢出 ) ?(4)规格化 ?S己经规格化。 ?(5)舍入处理，溢出处理。 ?无念入，无溢出。 ?最后结果： ?阶码 j=(10)2,用 4位移码表示为 lOlOo ?尾数 S=0.1101100, 用 8 位原码 ( 带
7、 1 位符号位 ) 表示为 01101100. (13 分) 已知 x=0.11011, y= -0.11111,请按下列要求计算 (1) ( 5分)用变形补码计算x? y,同时指出运算结果是否溢出结果有正溢出 2） （8 分）用补码乘法器计算xXy ?解： x=0.11011 y=-0.11 111 ?x 补=00.11011 y补=1.00001 ?部分积 ?00.00000 补码乘法器 ? x补=11.00101 乘数 补充位说明 1.00001 0 初始值，最后一位补0 选择: 某单片机字长 32位，其存储容量为4MB。若按字编址，它的寻址范围是（A ）0 -A IM B 4MB C
8、4M D 1MB 选择: 某 SRAM 芯片，其容量为 1MX8 位，除电源和接地端外，控制端有E和 R/W#, 该芯片的地 址、数据管脚引出线数目是（）。B -A 20 B 28 C 30 D 32 选择：双端口存储器所以能进行髙速读/ 写操作，是因为采用（）。 D A 高速芯片B 新型器件C 流水技术D 两套相互独立的读写电路 选择：在多级存储体系中，主存与CPU速度不兀配的问题是由（）解决的。D -A.主存一辅存结构B.虚拟存储器 -C.存储器扩展D. cache主存结构 选择：下列不属于虚拟存储器的管理方式的是（）0 -A.页式 B.段式 C.段页式 D.链式 填空：虚拟存储器管理技术
9、分为页式、（）式、（）式三种。 填空：一个组相联映射的Cache, 有 128块，每组 4块，主存共有 16384块，每块 64个字，则主存 +-x 补 右移一位 +x补 11.00101 11.00101 11.10010 00.11011 00.01101 00.00110 11.0000 00.000110111.000 +0 并右移一位 00.0000110111.00 +0 并右移一位 00.00000110111.0 +卜 X 补 11.00101 11.00101 11011 故xXy #=1.0010111011 xXy =-0.1101000101 选 择：动态 RAM 的特
10、点是 （）。D A B C D 工作屮存储内容会发生变化 工作中需动态改变访存地址每次读出 后，需重写一次每隔一段时间，需执 行一次刷新操作 选择: 选择: 存储单元是指（）。 A.存放一个二进制信息位的存储元 B. 存储一个机器字的所有存储元集合 C. 存放一个字节的所有存储元集合 D.存储二个字节的所有存储元集合 直接映射 cache的主要优点是实现简单。这种方式的主要缺点是（B A B C D ）0 它比其他 cache映射方式价格更贵 如果使用中的 2 个或多个块映射到cache同一行，命中率则下降它的存 収时间大于其它 cache映射方式 cache中的块数随着主存容量增大而线性增加
11、 右移一位111 .00 0 0 +0 并右移一位 地址共（）位，其中主存字块标记应为（）位，组地址应为（）位，Cache地址共（）位。 20 2 5 13 ?填空：设有cache的容量为 2K 字，每个块为 16字；主存的容量是256K 字。则该 cache可容纳（） 个块，主存有（）个块。在直接映象方式下，主存中的第256块 映象到 cache中（）块中。 128 16384 第 0 ?选择：设存储器容量为32字，字长 64位，模块数 m=4,分别用顺序方式和交叉方式进行组织。存 储周期 T=200ns,数据总线宽度为64位，总线传送周期 T =50nso 则顺序存储器的带宽是（），交叉
12、存储器的带宽是（）B C ?A. 32X107 字/s B. 32X107 位/s ?C. 73X107 L 位/s D. 73X107 字节/s ?填空：按照存储器的存取方式，可以将存储器分为（）、（ ）o ?（随机存储器）、（顺序存储器）。 ?填空：要组成容量为4K*32 位的存储器，需要（）片 4K 絹位的静态 RAM 芯片 并联，或者需要（） 片 1K*32 位的静态 RAM 芯片串联。 4 4 ?1. （10分）有一主存ache层次的存储器，其主存容量1MB, Cache容量 64KB, 每块 8KB, 若采用直接映彖方式，求： ?（1）主存的地址格式？ ?（2）主存地址为 2530
13、1H,问它在主存的哪一块？ ?答：（1）主存/Cache比为： lM/64k 二 16,即需要将主存分成16个区。 ?Cache容量/ 每块容量 =64k/8k=8 （块） ?因此，主存格式如下： ?| 区号（4 位）| 块号（3位）| 块内地址 （13位）| ?（2） 8K=2000H, 25301H = 2000H * 12H+ 1301H ?该地址在主存的第12块（从 0开始数） 2. （10分）某机字长 32位，存储器按字节编址，CPU可提供数据总线8 条（D7? D0）,地 址总线 18条 （A17? A0）,控制线 1 条（WE#）,目前使用的存储空间为16KB,全部用 4K X4
14、 位的 RAM 芯片构成，要 求其地址范围为08000H? OBFFFH （可有地址重輕区）。 ?请回答下列问题：该CPU可访问的最大存储空间是多少？ 目前使用的存储空间盅要多少个上述RAM 芯片？画出 CPU与 RAM 芯片之间的连接图。 CPU -2-4 7K11-A0 nWECS o 1 1 -MU n WES nWES i i nWCS IO3-IO0103-100103-100 z 103-100 伞IO3rlO0牛103:100丰IO3rlO0牛IO3rlO0 121212 4 4 /4 D7-CV D3 ? R D7阳D3-R D7? D0 IR5 IR4 IR3 加法ADD R
15、d, RsRd + RsRd 000 0 Rsl RsO Rdl RdO 减法SUB Rd, RsRd-RsRd 000 1 Rsl RsO Rdl RdO 逻辑与AND Rd, RsRd & Rs-Rd 001 0Rsl RsO Rdl RdO 存数 STA Rd, Rs Rd-lRsJO011 RslRsO Rdl RdO 取数LDARd, Rs Rs- RdO 10 0 RslRsO Rdl RdO 条件转移JC R3若 C=1则 R3-PC 0 101 1 X X 请写出下列指令的二进制代码，并说明操作数的寻址方式 （1）ADD R3, R0 答案： 00000011 （03H）,寄存
16、器寻址 （2）LDAR1, R2 答案： 0100 1001 （49H）寄存器寻址， 寄存器间接 寻址 （3）JCR3 答案： 0101 11 XX （5C5F）相对寻址 ?选择：指令周期是指（C ）。 -A CPU 从主存取出一条指令的时间 -B CPU 执行一条指令的时间 -C CPU 从主存取出一条指令加上执行一条指令的时间 -D 吋钟周期吋间 ? 选择：下列（B ）不属于 CPU的功能 -A.指令控制B.通道管理 -C.数据加工D.时间控制 ?选择：以下叙述中正确描述的句子是：（A ）o -A 同一个 CPU周期中，可以并行执行的微操作叫相容性微操作 ? B 同一个 CPU周期中，可以
17、并行执行的微操作叫相斥性微操作 -C 在不同的 CPU周期中，可以并行执行的微指令叫相斥性微操作 -D 同一个 CPU周期屮，不可以并行执行的微操作叫相容性微操作 ?选择：微程序控制器中，机器指令与微指令的关系是（B ）。 -A 每一条机器指令由一条微指令来执行 -B 每一条机器指令由一段用微指令编成的微程序来解释执行 -C 一段机器指令组成的程序可由一条微指令來执行 -D 一条微指令由若干条机器指令组成 ?选择：某寄存器中的数值为指令码，只有CPU中的（A ）才能识别它。 -A 指令译码器B 判断程序 C 微指令 D 吋序信号 ?选择：运算器的核心部件应该是（C ） A.数据缓冲器B.程序计
18、数器C? 算术 / 逻辑运算单元D.累加器 ?选择：微程序控制器中的微指令（微程序）存储在（B）。 -A.内存 B.控制存储器C.外存D.通用寄存器 ?填空：流水CPU屮的主要相关问题分别是：资源相关、（）相关和（）相关。为此，需 要采用相应的技术对策才能保证流水处理的正确性。 ?填空： CPU中保存当前正在执行的指令的寄存器是（）, 指示下一条指令地址的寄存器是 （）, 保存算术逻辑运算结果的寄存器是（）和（）。 （数据）相关和 （15）控制 （16）指令寄存器 IR）,指示下一条指令地址的寄存器是（17）程序计数器 PC ）, 保存算术逻辑运算结杲的寄存器是（18）数据缓存寄存器 DR）和
19、（19）状态字 寄存器 PSW）。（单写中文，或单写缩写也可给分） ?填空： CPU通过（02）时序产生器 ）实现对各种操作信号时间上的控制。 ?填空：一条微指令可划分为（）字段和（）字段。 操作控制（或微命令或微操作码）顺序控制（或微地址） （8）（9）可互换 ?填空：按照设计方法不同，操作控制器可分为时序逻辑型的（）和存储逻辑型的（） 。 硕布线控制器）（ 6）微程序控制器 ） 12.下列指令屮存在（写后读）类型的数据相关；寻址方式为（寄存器寻址）。II: MUL R4, R5 ； R4XR5 R4 12: ADD R3, R4 ； R3+R4 R3 ?选择：在集中式总线仲裁中，（A ）方
20、式对电路故障最敏感。 -A 链式查询B 独立请求C计数器定吋查询DDMA ?选择：下列不属于集中式总线仲裁方式的是（C） -A.链式查询B.计数器定时查询 -C.屮断D.独立请求方式 ?选择：计算机中数据交换不经过CPU,直接在内存和 I/O 设备之间进行的是下列（ A ）种 方式；组织外围设备和内存进行数据传输并能控制外围设备的是（D -A. DMA B.中断C.程序查询D .通道 ?选择：下列陈述中正确的是（A） -A.主机与设备采用程序查询方式进行数据传送时，主机与设备不是并行工作 的。 -B.中断发生时， CPU首先执行入栈指令将程序计数器保护起來 -C.在 DMA 周期内， CPU不
21、能执行程序 -D.输入输出操作的最终目的是要实现CPU与存储器 Z 间的数据传输 ?填空： 衡量总线性能的重要指标是 （ （3）,它定义为总线本身所能达到的最高传输速率， 单位是 （4）。 ?填空：总线的仲裁策略分为集屮式仲裁和分布式仲裁两种，其屮集屮式仲裁又包括: （5）、（ （6）、（ （7）三种。 （5）（6） （7）可互换 ） （总线）带宽， 兆字节每秒，或者字节每秒，或者比特每秒（ 链式查询 方式（菊 花链式）、（ （6）计数器定时查询方式）、（7）独立请求方式）三种。 ?填空：某系统总线的一个存取周期为3个总线吋钟周期，总线在一个总线周期中可以存 取 4 字节数据。如总线的时钟频率8.33MHz,则总线的带宽是 （11.107 ）MB/s。