第4章-CPU及其控制器.ppt

《第4章-CPU及其控制器.ppt》由会员分享，可在线阅读，更多相关《第4章-CPU及其控制器.ppt（127页珍藏版）》请在三一文库上搜索。

1、第4章 CPU及其控制器 4.24.1作业4.34.44.5 第4章 CPU及其控制器 鹰 锦 殃 堑 契 涛 戎 再 圃 矛 搓 雷 央 产 醉 睁 辫 装 泊 双 抢 勉 释 戍 喀 拥 哲 施 设 玻 洼 搞 第 4 章 - C P U 及 其 控 制 器 第 4 章 - C P U 及 其 控 制 器 第4章 CPU及其控制器 4.24.1作业4.34.44.5 4.1 CPU概述 4.2 指令周期 4.3 8086微处理器 第 4 章 C P U 及 其 控 制 器 4.4 控制单元的设计 4.5 微处理器技术的发展 猪 琉 晴 帕 颐 抨 笺 漳 但 气 咒 智 歹 沤 哆 岿 搓

2、 惋 表 巨 挠 局 打 哮 厌 咱 郴 凸 绚 歪 贩 凡 第 4 章 - C P U 及 其 控 制 器 第 4 章 - C P U 及 其 控 制 器 第4章 CPU及其控制器 4.24.1作业4.34.44.5 l l 本章要点 CPU的功能、组成和寄存器组 一条运算指令的完整执行过程 8086微处理器的功能结构，8086的 寄存器组，8086的存储器组织 组合逻辑控制器的结构和基本原理 微程序控制的基本原理 字 恃 蜘 骄 熙 朗 酒 挤 篡 绿 舞 扬 蓖 座 赤 禄 桨 切 负 宙 截 也 壹 允 拖 亲 襄 炼 惋 孪 忱 龚 第 4 章 - C P U 及 其 控 制 器 第

3、 4 章 - C P U 及 其 控 制 器 第4章 CPU及其控制器 4.24.1作业4.34.44.5 4.1 CPU概述 4.1.1 CPU的功能 4.1.3 CPU的寄存器 4.1.2 CPU的组成 镰 床 须 鳖 叔 窗 愚 昼 窃 鹤 丑 馁 兔 蚊 刑 伞 倦 玩 蜂 渗 络 豫 裙 僵 愉 栽 厕 子 上 潦 编 按 第 4 章 - C P U 及 其 控 制 器 第 4 章 - C P U 及 其 控 制 器 第4章 CPU及其控制器 4.24.1作业4.34.44.5 4.1.1 CPU的功能 l l 程序是指令的有序集合。程序是指令的有序集合。 l l 程序被装入主存。程

4、序被装入主存。 l l 运行程序时，运行程序时，CPUCPU自动地、逐条从内存取出指令自动地、逐条从内存取出指令 并解释指令，形成一组控制信号，去指挥操作部并解释指令，形成一组控制信号，去指挥操作部 件实现相应的操作，完成对数据的加工和处理。件实现相应的操作，完成对数据的加工和处理。 l l 同时，同时，CPUCPU自动修改指令地址，给出后继指令地自动修改指令地址，给出后继指令地 址在内存中的位置，以便连续取指令并分析执行址在内存中的位置，以便连续取指令并分析执行 ，直到该程序执行结束。，直到该程序执行结束。 l l 在运行过程中在运行过程中CPUCPU还能自动处理某些紧急的异常还能自动处理某

5、些紧急的异常 事件。事件。 l l CPUCPU在计算机系统中起着核心的作用，它的功能在计算机系统中起着核心的作用，它的功能 具体可归结为具体可归结为5 5个方面。个方面。 倡 些 缘 乞 岳 蠢 炙 姿 编 茅 农 这 胁 瘁 撼 雨 豌 窒 粮 忿 顶 涉 泡 潜 柠 烂 幅 漱 帆 诲 大 卿 第 4 章 - C P U 及 其 控 制 器 第 4 章 - C P U 及 其 控 制 器 第4章 CPU及其控制器 4.24.1作业4.34.44.5 4.1.1 CPU的功能 l l (1) 指令控制： l l 严格控制程序的执行顺序，保证机器按照规严格控制程序的执行顺序，保证机器按照规

6、定执行是定执行是CPUCPU的首要任务。的首要任务。 l l (2) 操作控制： l l 一条指令的执行，要涉及计算机中的若干个一条指令的执行，要涉及计算机中的若干个 部件。部件。CPUCPU能够对指令进行译码产生一组控制和能够对指令进行译码产生一组控制和 操作信号，传送给被控部件，并能检测各个部件操作信号，传送给被控部件，并能检测各个部件 发送的信号，从而协调各个工作部件实现指令所发送的信号，从而协调各个工作部件实现指令所 规定的操作。规定的操作。 豹 俐 剑 谆 括 疯 勾 雷 肛 删 瘤 胳 埔 漫 氛 肉 拿 磺 舵 谁 基 钠 欲 愁 炳 匆 咖 态 盂 令 琵 答 第 4 章 -

7、C P U 及 其 控 制 器 第 4 章 - C P U 及 其 控 制 器 第4章 CPU及其控制器 4.24.1作业4.34.44.5 片内数据总线 B A FE CD . . . . 图4.1 A寄存器中的数据传送到B寄存器示意 图中小箭头为门控信号 举例：实现指令MOV B,A 眯 柜 浴 牢 韵 蔽 宽 载 垒 执 篓 际 杀 挠 简 墙 燕 阅 谭 裕 欺 润 狈 桐 田 栗 磅 颗 缝 稿 敏 筏 第 4 章 - C P U 及 其 控 制 器 第 4 章 - C P U 及 其 控 制 器 第4章 CPU及其控制器 4.24.1作业4.34.44.5 l l (3) 时序控制

8、： 对由指令译码所得的各种操作信对由指令译码所得的各种操作信 号的产生时间、稳定时间、撤销时间及相互之间的关号的产生时间、稳定时间、撤销时间及相互之间的关 系都应有严格的要求。对操作信号施加时间上的控制系都应有严格的要求。对操作信号施加时间上的控制 ，称为时序控制。只有严格的时序控制，才能保证各，称为时序控制。只有严格的时序控制，才能保证各 功能部件组合构成有机的计算机系统。功能部件组合构成有机的计算机系统。 l l (4) 数据加工处理：即在前三种控制的条件下即在前三种控制的条件下 ，对数据进行算术运算和逻辑运算，以及其他非数值，对数据进行算术运算和逻辑运算，以及其他非数值 数据的处理，并将

9、处理结果送到指令规定的地方存储数据的处理，并将处理结果送到指令规定的地方存储 。数据加工处理，是完成程序功能的基础，是。数据加工处理，是完成程序功能的基础，是CPUCPU的的 根本任务。根本任务。 l l (5) 异常事件处理：在程序的正常运行过程中在程序的正常运行过程中 ，可能出现机器本身的异常情况，如掉电、复位、以，可能出现机器本身的异常情况，如掉电、复位、以 零做除数等，也可能有外部设备要求紧急处理比如键零做除数等，也可能有外部设备要求紧急处理比如键 盘中断等情况，这时盘中断等情况，这时CPUCPU必须具有以某种方式比如中必须具有以某种方式比如中 断处理的方式来停下当前执行的程序，转而处

10、理突发断处理的方式来停下当前执行的程序，转而处理突发 的重要的事件的能力。的重要的事件的能力。 藻 摄 佑 硬 贴 娠 率 壳 辽 烟 锣 基 挥 扶 安 裴 霖 志 牵 钒 值 法 赫 甄 理 户 变 品 菱 谅 禁 队 第 4 章 - C P U 及 其 控 制 器 第 4 章 - C P U 及 其 控 制 器 第4章 CPU及其控制器 4.24.1作业4.34.44.5 4.1.2 CPU的组成 l传统CPU主要由控制器和运算器两大部件组成， 为了配合这两部分工作，一般CPU内部还包含有 一些寄存器。 l控制器由程序计数器PC、地址寄存器AR、指令 寄存器IR、指令译码器ID、时序产生

11、器和操作控 制器等部分组成。 l运算器由算术逻辑部件ALU、累加器AC、数据缓 冲寄存器、寄存器组和程序状态寄存器PSW组成 ，它是数据加工处理部件。运算器接受控制器的 命令完成具体的数据加工任务。 历 框 篓 星 惯 酶 某 虽 人 拇 油 慑 板 阴 瑞 玄 草 私 鼎 嚎 绑 涯 缚 透 般 熙 满 渗 歼 溢 各 心 第 4 章 - C P U 及 其 控 制 器 第 4 章 - C P U 及 其 控 制 器 第4章 CPU及其控制器 4.24.1作业4.34.44.5 算术逻辑部件ALU 累加器AC 寄存器组 状态寄存器PSW 地址寄存器AR缓冲寄存器DR 指令寄存器IR 指令译码

12、器ID 操作控制器 时序产生器 C C C C C C 程序计数器PC C C C 时钟 存储器M 输入输出接口 数据总线 状态反馈 地址总线 微操作信号 图4.2 CPU主要组成部件逻辑结构示意图 （图中C为来自控制器的控制信号） CPU 研 否 哪 旁 侗 涪 筛 拟 棕 阴 厨 弄 扮 孜 敢 穿 蔡 配 刁 洼 洞 碳 哇 户 动 巫 宾 击 知 谚 郡 捷 第 4 章 - C P U 及 其 控 制 器 第 4 章 - C P U 及 其 控 制 器 第4章 CPU及其控制器 4.24.1作业4.34.44.5 4.1.3 CPU的寄存器 l寄存器用来保存运算和控制过程中的中间 结果

13、、最后结果、控制信息和状态信息。 各种CPU的寄存器可能有所差异，一般 CPU都具有数据缓冲寄存器、指令寄存器 、程序计数器、地址寄存器、累加寄存器 和状态寄存器等6种寄存器。 铂 毡 屉 偏 佣 汪 阜 脚 瞒 茎 嫌 卑 钝 停 秉 含 舀 管 双 矫 禽 隧 镀 体 翁 惶 思 已 酬 癌 庇 出 第 4 章 - C P U 及 其 控 制 器 第 4 章 - C P U 及 其 控 制 器 第4章 CPU及其控制器 4.24.1作业4.34.44.5 4.1.3 CPU的寄存器 l l 数据和指令缓冲寄存器数据和指令缓冲寄存器DRDR用来存放用来存放CPUCPU从主存读从主存读 来的一

14、个指令字或一个数据字，简称缓冲寄存器来的一个指令字或一个数据字，简称缓冲寄存器 。当。当CPUCPU要将数据传送给主存时，也先将数据保要将数据传送给主存时，也先将数据保 存到缓冲寄存器中，再通过存到缓冲寄存器中，再通过DRDR将数据经数据总线将数据经数据总线 送到内存储器中。送到内存储器中。 l l 可见，缓冲寄存器作为可见，缓冲寄存器作为CPUCPU与主存、外围设备之与主存、外围设备之 间的信息中转间的信息中转, ,对数据起缓冲作用，平衡对数据起缓冲作用，平衡CPUCPU与主与主 存、外围设备之间的操作时间差异；同时，数据存、外围设备之间的操作时间差异；同时，数据 缓冲寄存器为算术逻辑部件缓

15、冲寄存器为算术逻辑部件ALUALU提供另一个操作提供另一个操作 数。数。 1. 1. 数据和指令缓冲寄存器DR 经 绢 匪 蜕 好 讶 哩 覆 待 疯 坐 灶 串 汗 涝 农 坞 鹅 潦 贾 摄 曲 稻 摸 逝 老 棠 的 敢 踏 诽 颁 第 4 章 - C P U 及 其 控 制 器 第 4 章 - C P U 及 其 控 制 器 第4章 CPU及其控制器 4.24.1作业4.34.44.5 4.1.3 CPU的寄存器 l程序计数器PC存放要取的指令地址，它具有自动计 数的功能。当CPU按照程序计数器的内容取来指令到 指令缓冲寄存器中后，程序计数器PC自动修改计数 ，指出下一条要执行的指令在

16、主存中的存放地址。有 两种修改计数值的情况： l（1）当CPU顺序执行指令时，程序计数器根据当前 已取指令的长度（字节数），自动计数。 l（2）当CPU执行分支转移指令时，如果是相对寻址 ，程序计数器的值修改为当前地址加上一个偏移量（ 有符号数），得到转移目的指令在主存中的地址；如 果是直接寻址，则将转移指令中的绝对转移地址送给 程序计数器。这样，CPU便按照PC寄存器的内容去 取得转移目标的第一条指令。 2. 2. 程序计数器PC 众 碍 颁 塘 讫 颅 讯 祖 寓 恢 穗 磷 镐 契 锤 讥 脐 颜 孔 踏 晰 逾 彦 损 系 筏 貉 贡 妒 占 鹅 咕 第 4 章 - C P U 及 其

17、 控 制 器 第 4 章 - C P U 及 其 控 制 器 第4章 CPU及其控制器 4.24.1作业4.34.44.5 4.1.3 CPU的寄存器 lCPU取得的指令经缓冲寄存器转送给指令寄存 器IR，由指令寄存器保存当前CPU要执行的一 条指令，为指令译码与分析作准备。一条指令 由地址码和操作码两部分组成。指令寄存器中 操作码部分送指令译码器ID译码，地址码部分 送程序计数器（对程序转移指令）或地址寄存 器（以便取操作数）。 3. 3. 指令寄存器IR 是 铅 可 览 环 绣 枣 屯 便 呆 不 悉 凄 盔 噬 愈 讨 比 钝 侣 叙 停 绦 荷 趟 顾 死 鼓 仍 你 蓖 笋 第 4

18、章 - C P U 及 其 控 制 器 第 4 章 - C P U 及 其 控 制 器 第4章 CPU及其控制器 4.24.1作业4.34.44.5 4.1.3 CPU的寄存器 l地址寄存器AR用来存放当前CPU所要访问的主存单 元或I/O端口的地址。当CPU要对主存或外围设备的 信息进行存取时，必须进行地址定位。地址定位是 CPU将地址寄存器AR中的地址信息传送到地址总线 上，再由主存中的地址译码电路实现对要访问的主存 单元定位。在地址定位的过程中，地址信号必须稳定 。因此，地址信息要由一个寄存器来保存，这个寄存 器就是地址寄存器。在CPU访问外设的过程中，地址 寄存器AR同样实现对I/O端

19、口的定位。 4. 4. 地址寄存器AR 掘 袄 叹 既 圭 捕 盆 讥 历 钩 啡 号 竭 匈 寸 剂 扼 署 涅 团 碉 根 孩 羊 顾 绩 刮 所 熔 挨 匿 夹 第 4 章 - C P U 及 其 控 制 器 第 4 章 - C P U 及 其 控 制 器 第4章 CPU及其控制器 4.24.1作业4.34.44.5 4.1.3 CPU的寄存器 l简称累加器。累加器的入口是从缓冲寄存器取得要运 算的源数据，或者存放来自算术逻辑单元的运算结果 数据。它的数据出口是算术逻辑单元，即为算术逻辑 单元提供一个操作数。之所以命名累加器，是因为算 术逻辑单元最基本的操作是加法。一个运算器至少有 一个

20、累加器。有的甚至更多，如采用2个、4个、8个 等多累加器结构。在多累加器结构的运算器中，累加 器也可作通用寄存器，这些寄存器都可以为算术逻辑 单元提供操作数，或存放操作结果。 5. 5. 累加寄存器AC 铃 策 惩 盘 葛 猜 妇 淳 养 具 炼 脆 镐 刽 这 仪 陪 挠 毡 午 责 移 揽 探 冕 缸 杰 泊 绕 旅 罐 乓 第 4 章 - C P U 及 其 控 制 器 第 4 章 - C P U 及 其 控 制 器 第4章 CPU及其控制器 4.24.1作业4.34.44.5 4.1.3 CPU的寄存器 l状态寄存器用来反映执行算术逻辑运算指令及各类测 试指令时的运算结果状态，这些结果

21、状态主要包括运 算结果进位标志、运算结果为零标志、运算结果溢出 标志、运算结果符号标志、运算结果奇偶标志等。状 态寄存器与运算器直接相连，自动产生并保存各类状 态标志，这些标志为后续指令的执行提供判断条件。 状态寄存器还保存一些控制标志，如中断允许标志、 单步标志、方向标志等。控制标志是通过专用指令设 置的。 6. 6. 状态寄存器PSW 综 醒 凶 哭 钝 拓 俱 后 佐 扛 没 掺 山 杂 唐 墓 祭 篱 拇 明 颊 厘 油 仰 底 窘 汉 测 区 倚 曙 砧 第 4 章 - C P U 及 其 控 制 器 第 4 章 - C P U 及 其 控 制 器 第4章 CPU及其控制器 4.24

22、.1作业4.34.44.5 l l （1 1）取指令）取指令 l l 程序计数器程序计数器PCPC存放要取的指令地址，经地存放要取的指令地址，经地 址寄存器址寄存器ARAR在地址总线上发出地址信号，在地址总线上发出地址信号， 存储器中的指令由数据总线进入存储器中的指令由数据总线进入CPUCPU的缓的缓 冲寄存器，存放到指令寄存器冲寄存器，存放到指令寄存器IRIR中。同时中。同时 ，程序计数器，程序计数器PCPC自动修改计数，指出下一自动修改计数，指出下一 条要执行的指令在主存中的存放地址。条要执行的指令在主存中的存放地址。 一条运算指令的完整执行过程 宴 兽 涨 吾 售 导 历 穗 驶 牵 担

23、 磕 砷 酋 毯 堪 笋 磁 娠 哺 蠕 些 桂 赘 痒 况 隐 琼 炯 隘 序 智 第 4 章 - C P U 及 其 控 制 器 第 4 章 - C P U 及 其 控 制 器 第4章 CPU及其控制器 4.24.1作业4.34.44.5 l l （2 2）分析指令）分析指令 l l CPUCPU对指令译码器对指令译码器IRIR中的指令操作码进行识别和中的指令操作码进行识别和 解释，通过操作控制器产生相应的微操作信号，解释，通过操作控制器产生相应的微操作信号， 并由时序产生器产生相应的时序信号，控制微操并由时序产生器产生相应的时序信号，控制微操 作信号的作用时序。同时指令中的操作数地址码作

24、信号的作用时序。同时指令中的操作数地址码 被分离出，若是存储器操作数，则将操作数地址被分离出，若是存储器操作数，则将操作数地址 送地址寄存器送地址寄存器ARAR，在地址总线上发出地址信号，在地址总线上发出地址信号， 存储器中的数据由数据总线进入存储器中的数据由数据总线进入CPUCPU的缓冲寄存的缓冲寄存 器，并送到器，并送到ALUALU输入端的数据暂存器。若是寄存输入端的数据暂存器。若是寄存 器操作数，则直接送到器操作数，则直接送到ALUALU输入端。输入端。 一条运算指令的完整执行过程 聪 护 晃 倦 撂 征 依 氨 隆 凯 贝 驻 讳 纷 浸 和 赊 绕 冯 冗 缸 异 江 迅 这 陛 岭

25、 亡 姆 沃 浑 率 第 4 章 - C P U 及 其 控 制 器 第 4 章 - C P U 及 其 控 制 器 第4章 CPU及其控制器 4.24.1作业4.34.44.5 l l （3 3）执行指令）执行指令 l l 由微操作信号按照相应的时序，启动算术逻辑运由微操作信号按照相应的时序，启动算术逻辑运 算部件算部件ALUALU，完成指令规定的动作，并建立相应，完成指令规定的动作，并建立相应 的状态标志存放到状态寄存器中。如果结果是存的状态标志存放到状态寄存器中。如果结果是存 储器操作数，还要将数据通过数据缓冲寄存器写储器操作数，还要将数据通过数据缓冲寄存器写 回存储器。回存储器。 l

26、l CPUCPU就是这样不断地取指令、分析指令、执行指就是这样不断地取指令、分析指令、执行指 令，如此周而复始，除非遇到停机指令，否则直令，如此周而复始，除非遇到停机指令，否则直 到执行完一个程序的指令序列的最后一条指令。到执行完一个程序的指令序列的最后一条指令。 早期的早期的CPUCPU就是这样以顺序解释方式来完成程序就是这样以顺序解释方式来完成程序 的执行的。现代的执行的。现代CPUCPU往往基于流水解释方式，往往基于流水解释方式， CPUCPU执行程序速度快。执行程序速度快。 一条运算指令的完整执行过程 竿 淮 挖 纵 垮 允 奖 坍 峪 奢 众 憋 遭 愈 宝 救 瞪 邱 眼 目 塘

27、轰 壹 强 内 拭 淀 仑 撂 唬 蹋 世 第 4 章 - C P U 及 其 控 制 器 第 4 章 - C P U 及 其 控 制 器 第4章 CPU及其控制器 4.24.1作业4.34.44.5 4.2 指令周期 4.2.1 指令周期的基本概念 4.2.3 指令执行的微操作流程 4.2.2 几个典型的机器周期 裹 仍 呀 额 噶 可 讣 奠 峡 搽 游 会 唤 奥 氧 凌 稳 液 股 涝 握 艘 钳 权 冻 鞠 邪 溺 索 涸 浑 捉 第 4 章 - C P U 及 其 控 制 器 第 4 章 - C P U 及 其 控 制 器 第4章 CPU及其控制器 4.24.1作业4.34.44.

28、5 4.2.1 指令周期的基本概念 l l 时钟信号时钟信号CLKCLK的周期长度称为时钟周期的周期长度称为时钟周期T T，一般，一般 是机器主频的倒数。是机器主频的倒数。 l l 机器周期，又称为机器周期，又称为CPUCPU周期，是微处理器完成各周期，是微处理器完成各 种类型操作所花费的时间，它由若干时钟周期种类型操作所花费的时间，它由若干时钟周期T T组组 成。因此，时钟周期是处理操作的最基本的时间成。因此，时钟周期是处理操作的最基本的时间 单位，它又被称为节拍脉冲或单位，它又被称为节拍脉冲或T T周期。通常用从主周期。通常用从主 存中取出一条指令的最短时间来规定机器周期。存中取出一条指令

29、的最短时间来规定机器周期。 l l 这就是说，取指所需的时间为一个机器周期。执这就是说，取指所需的时间为一个机器周期。执 行一条速度最快的指令的时间，也至少需要一个行一条速度最快的指令的时间，也至少需要一个 机器周期。对于一些操作相对复杂的指令，则需机器周期。对于一些操作相对复杂的指令，则需 要更多的机器周期。要更多的机器周期。 1. 1. 微处理器的基本时序 攒 孰 硫 泼 孕 袄 祥 抄 锁 杠 砒 重 元 蔷 扼 狐 泼 塞 庙 苫 绳 墙 挡 嘱 循 崖 锹 淆 栓 永 环 罚 第 4 章 - C P U 及 其 控 制 器 第 4 章 - C P U 及 其 控 制 器 第4章 CP

30、U及其控制器 4.24.1作业4.34.44.5 8086的一个典型的访存读机器周期, 它需要4个T周期 拘 荐 邱 己 揽 咱 揪 舟 凑 燎 俊 痪 帧 滥 枷 柔 锁 久 总 瓦 计 枕 羽 弓 泥 辕 歉 樟 埂 种 柳 主 第 4 章 - C P U 及 其 控 制 器 第 4 章 - C P U 及 其 控 制 器 第4章 CPU及其控制器 4.24.1作业4.34.44.5 l l （1 1）T T 1 1 周期。地址线有效，周期。地址线有效，ADAD 0 0 ADAD15 15、 、A A16 16 A A19 19 输出输出2020位地址信号，并维持一个位地址信号，并维持一个

31、T T周期。此时周期。此时ALEALE有有 效，输出一个正脉冲，在其下降沿将地址信号锁存效，输出一个正脉冲，在其下降沿将地址信号锁存 入地址锁存器。入地址锁存器。 l l （2 2）T T 2 2 周期。地址信号消失，周期。地址信号消失，CPUCPU发出发出RDRD有效信有效信 号，并一直保持到号，并一直保持到T3T3周期结束。周期结束。 l l （3 3）T T 3 3 周期。存储器在收到地址信号，并在周期。存储器在收到地址信号，并在RDRD信信 号作用下，内部对地址译码选中要访问的存储单元号作用下，内部对地址译码选中要访问的存储单元 ，并将访存的，并将访存的1616位数据信号送到地址位数据

32、信号送到地址/ /数据复用总线数据复用总线 ADAD 0 0 ADAD15 15上。 上。CPUCPU在在RDRD信号的上升沿将信号的上升沿将16 16位数据位数据 读入读入CPUCPU内的数据缓存器。内的数据缓存器。 l l （4 4）T T 4 4 周期。完成读存储器数据的任务，所有信号周期。完成读存储器数据的任务，所有信号 恢复为无效状态。恢复为无效状态。 1. 1. 微处理器的基本时序 攻 紊 冬 鼠 击 籽 捷 龄 掂 盲 滨 看 擒 黄 战 扒 兄 博 姥 毋 名 赤 痉 嗓 砂 汾 委 卓 收 岩 迅 贮 第 4 章 - C P U 及 其 控 制 器 第 4 章 - C P U

33、 及 其 控 制 器 第4章 CPU及其控制器 4.24.1作业4.34.44.5 l l 插入等待周期插入等待周期TWTW，平衡，平衡CPUCPU和主存速度。和主存速度。 l l 通过总线对存储器或通过总线对存储器或I IOO接口进行一次访问所需的接口进行一次访问所需的 时间也是一个机器周期，叫做总线周期。时间也是一个机器周期，叫做总线周期。CPUCPU每执每执 行一条指令至少要访问一次存储器行一条指令至少要访问一次存储器( (取指令取指令) )，即至少，即至少 要进行一次读存储器操作，占用一个读总线周期。要进行一次读存储器操作，占用一个读总线周期。 l l 总线操作主要有：存储器读和总线操

34、作主要有：存储器读和I IOO读操作、存储器读操作、存储器 写和写和I IOO写操作、中断响应操作、总线请求等。写操作、中断响应操作、总线请求等。 1. 1. 微处理器的基本时序 头 丈 肇 伤 需 待 蔡 阔 魏 虞 鞘 成 注 迭 瘫 改 粒 侈 皂 扶 彼 斤 蝶 昏 丘 媳 本 交 敌 柳 拎 洼 第 4 章 - C P U 及 其 控 制 器 第 4 章 - C P U 及 其 控 制 器 第4章 CPU及其控制器 4.24.1作业4.34.44.5 l l 指令周期指令周期就是就是CPUCPU从取指令到执行完一条指令的时从取指令到执行完一条指令的时 间，它包括取指周期和执行周期两部

35、分。对于相同间，它包括取指周期和执行周期两部分。对于相同 的的CPUCPU结构，各条指令的取指过程相同，都有访存结构，各条指令的取指过程相同，都有访存 周期。周期。 l l 一般地，一般地，指令周期指令周期包括若干个包括若干个机器周期机器周期，而一个机，而一个机 器周期又由若干个器周期又由若干个时钟周期时钟周期构成。但是由于各种指构成。但是由于各种指 令操作功能不同，指令的操作数不同，使得指令周令操作功能不同，指令的操作数不同，使得指令周 期长短不一，有的甚至没有执行周期。期长短不一，有的甚至没有执行周期。如无条件转 移指令“JMP Label” l指令执行如果涉及到访存操作，将使得指令的执行

36、 时间要比不需访存的指令长，如果操作数是寄存器 操作数，几乎不要一个T就可以取得操作数进入运算 ；而对存储器操作数的读写访问要花费至少4个T的 访存周期，时间要长得多。 lCISC（复杂指令计算机）指令指令周期较长 2. 2. 指令周期的基本概念 配 牛 块 耕 雏 痊 彻 虎 膛 矿 骏 浆 遂 呐 靖 侣 蹄 簧 拦 宽 娠 敞 痰 肤 干 甫 获 何 咳 阶 喉 蕊 第 4 章 - C P U 及 其 控 制 器 第 4 章 - C P U 及 其 控 制 器 第4章 CPU及其控制器 4.24.1作业4.34.44.5 4.2.2 几个典型的机器周期 l l 取指令周期的操作过程是：取

37、指令周期的操作过程是： l l PC PC AR AR，PC+nPC+nPCPC； l l Read M Read M，指令，指令IRIR。 l l 其中，其中，PC+nPC+nPCPC表示程序计数器表示程序计数器PCPC自动自动 修改计数，指出下一条要执行的指令在主修改计数，指出下一条要执行的指令在主 存中的存放地址。存中的存放地址。PCPC总是指向下一条要执总是指向下一条要执 行的指令的地址。行的指令的地址。 1. 1. 取指令周期 宰 烷 锹 价 蚤 痞 锈 崖 锥 舞 雌 兽 沏 礼 硕 叶 蔼 坞 抿 粱 抑 她 区 狞 拖 刨 贸 已 诈 阁 账 肘 第 4 章 - C P U 及

38、 其 控 制 器 第 4 章 - C P U 及 其 控 制 器 第4章 CPU及其控制器 4.24.1作业4.34.44.5 4.2.2 几个典型的机器周期 l l 所谓间址，是指指令中只给出存储器操作数的地址的所谓间址，是指指令中只给出存储器操作数的地址的 地址。也就是说，指令不直接给出操作数的地址，而地址。也就是说，指令不直接给出操作数的地址，而 是给出存放操作数地址的地方。例如存放在某个寄存是给出存放操作数地址的地方。例如存放在某个寄存 器中，因此要取得这个操作数，必须先访问存放操作器中，因此要取得这个操作数，必须先访问存放操作 数地址的地方，即访问相关的寄存器，从而取得操作数地址的地

39、方，即访问相关的寄存器，从而取得操作 数的主存地址，这样才能访问主存取得真正的操作数数的主存地址，这样才能访问主存取得真正的操作数 。 l l 寄存器间址周期的操作过程是：寄存器间址周期的操作过程是： l l R(IR(OPDAD) R(IR(OPDAD) AR AR； l l Read M Read M，MMDRDR。 l l 其中，其中，R(IR(OPDAD)R(IR(OPDAD)表示指令寄存器表示指令寄存器IRIR的操作数地的操作数地 址址OPDADOPDAD所指示的寄存器。所指示的寄存器。 2. 2. 间址周期 梅 琅 竹 翘 爸 乖 指 劳 熔 而 鼻 绸 另 薄 造 祁 垢 翘 须

40、 彰 谚 层 蠕 沫 膀 周 舌 熄 队 债 胸 糯 第 4 章 - C P U 及 其 控 制 器 第 4 章 - C P U 及 其 控 制 器 第4章 CPU及其控制器 4.24.1作业4.34.44.5 4.2.2 几个典型的机器周期 l l IR(OP) IR(OP)CUCUALUALU l l ALU ALUR/MR/M l l 其中，指令的操作码部分其中，指令的操作码部分OPOP经译码后，启动算术逻经译码后，启动算术逻 辑运算部件辑运算部件ALUALU，完成运算后的结果送入到寄存器或，完成运算后的结果送入到寄存器或 者存储器。者存储器。 l l 例如，指令例如，指令ADD AL,

41、 10H; ADD AL, 10H; 它的功能是：将寄存器它的功能是：将寄存器ALAL 的内容与立即数的内容与立即数10H10H相加，结果存入寄存器相加，结果存入寄存器ALAL。即：。即： (AL)+10H(AL)+10HALAL。该加法指令的指令周期由取指令周。该加法指令的指令周期由取指令周 期和执指周期两个机器周期组成。期和执指周期两个机器周期组成。 3. 3. 执指周期 叭 间 竖 薯 遂 郴 久 瑰 祸 哎 痒 氛 滦 缓 殃 聘 格 舜 漓 楼 赴 震 茄 天 嫉 阴 窍 开 硅 函 势 嘱 第 4 章 - C P U 及 其 控 制 器 第 4 章 - C P U 及 其 控 制

42、器 第4章 CPU及其控制器 4.24.1作业4.34.44.5 在取指令周期，在取指令周期，CPUCPU将指令将指令ADD AL,10HADD AL,10H（其指令（其指令 机器码为机器码为00000100 0001000000000100 00010000，两个字节）取出，两个字节）取出 IRIR，进行译码。在执指周期，指令的操作码部，进行译码。在执指周期，指令的操作码部 分分0000010000000100经译码后，启动算术逻辑运算部件经译码后，启动算术逻辑运算部件 ALUALU进行加法运算，此时两个加数，寄存器进行加法运算，此时两个加数，寄存器ALAL和和 立即数立即数10H10H（由

43、指令的操作数部分（由指令的操作数部分0001000000010000分离分离 出）已进入运算器的两个输入端，完成运算后的出）已进入运算器的两个输入端，完成运算后的 结果送入到寄存器结果送入到寄存器ALAL中，同时对标志寄存器设置中，同时对标志寄存器设置 相应的标志位相应的标志位 3. 3. 执指周期 岳 卞 栅 椰 衔 釉 踢 曹 匪 挡 斯 晚 构 仪 收 饺 叁 彻 与 贬 扇 小 冀 泄 敝 宋 奸 拜 欠 眠 匪 路 第 4 章 - C P U 及 其 控 制 器 第 4 章 - C P U 及 其 控 制 器 第4章 CPU及其控制器 4.24.1作业4.34.44.5 4.2.2

44、几个典型的机器周期 l l 总之，指令周期由若干个机器周期组成，所有总之，指令周期由若干个机器周期组成，所有 指令周期的第一个机器周期为取指周期，每个指令周期的第一个机器周期为取指周期，每个 机器周期又由若干个机器周期又由若干个T T周期组成。根据指令操周期组成。根据指令操 作的复杂程度不同，各个机器周期所需的作的复杂程度不同，各个机器周期所需的T T周周 期数也不相同。期数也不相同。 l l 每种指令所需的机器周期也不相同。每种指令所需的机器周期也不相同。 桂 残 剩 轿 龙 堰 掷 佐 舷 舟 者 叔 觅 州 啪 宽 筏 擎 碌 岛 用 论 抒 歹 侠 景 晾 自 独 抱 册 宅 第 4

45、章 - C P U 及 其 控 制 器 第 4 章 - C P U 及 其 控 制 器 第4章 CPU及其控制器 4.24.1作业4.34.44.5 4.2.3 指令执行的微操作流程 l l 每条指令的执行实际上是在时钟周期的节奏控每条指令的执行实际上是在时钟周期的节奏控 制下，执行一组微操作序列。制下，执行一组微操作序列。 l l 一条指令的完整执行过程可分为取指令、分析一条指令的完整执行过程可分为取指令、分析 指令和执行指令三个阶段。指令和执行指令三个阶段。 l l 下面结合下面结合图图4.24.2举例说明一条指令执行的微操作举例说明一条指令执行的微操作 流程。设流程。设R1 R2R1 R

46、2为寄存器组中的寄存器，为寄存器组中的寄存器，MM为为 寻址的存储器单元。寻址的存储器单元。 疲 蛮 透 弥 踞 驼 弗 查 莽 掖 侄 狂 并 偏 阀 傅 揽 曹 共 队 异 墟 热 经 汗 驱 墟 独 哨 愉 嗣 净 第 4 章 - C P U 及 其 控 制 器 第 4 章 - C P U 及 其 控 制 器 第4章 CPU及其控制器 4.24.1作业4.34.44.5 4.2.3 指令执行的微操作流程 l例4.1 加法指令加法指令ADD R1,R2ADD R1,R2，功能为：，功能为： R1R1+R2R1R1+R2，该指令长度为，该指令长度为1 1字节。字节。 l解：加法指令加法指令A

47、DD R1,R2ADD R1,R2的操作流程如下：的操作流程如下： l l 取指令：取指令： PC PC AR AR，PC+1PC+1PCPC； l l Read M Read M，指令，指令IRIR。 l l 分析指令：分析指令： IR(OP) IR(OP)CU, IR(OPDAD),CU, IR(OPDAD),即即 R1,R2R1,R2ALUALU l l 执行指令：执行指令：R1+R2R1+R2R1R1 卵 掉 兹 偶 钥 警 垒 狠 噬 银 枚 苦 靛 棕 际 盐 裂 憨 煌 殿 碳 蚕 浚 轧 痉 哺 氖 蟹 刺 透 瘤 资 第 4 章 - C P U 及 其 控 制 器 第 4 章

48、 - C P U 及 其 控 制 器 第4章 CPU及其控制器 4.24.1作业4.34.44.5 4.2.3 指令执行的微操作流程 l例4.2 加法指令加法指令ADD R1,(R2)ADD R1,(R2)，功能为：，功能为： R1R1+(R2)R1R1+(R2)，(R2)(R2)表示用表示用R2R2间址，即间址，即R2R2的内容是的内容是 存储器地址，该指令长度为存储器地址，该指令长度为1 1字节。字节。 l解：加法指令加法指令ADD R1,(R2)ADD R1,(R2)的操作流程如下：的操作流程如下： l l 取指令：取指令： PC PC AR AR，PC+1PC+1PCPC； l l R

49、ead M Read M，指令，指令IRIR。 l l 分析指令：分析指令： IR(OP) IR(OP)CU, IR(OPDAD),CU, IR(OPDAD),即即 R1R1ALU,R2ALU,R2ARAR； l l Read M Read M，MMDRDRALUALU。 l l 执行指令：执行指令：R1+(R2)R1+(R2)R1R1 抿 迢 景 颈 唬 覆 鄂 滑 玄 骇 矩 坐 蹋 猪 王 宽 假 把 肌 炔 郁 滋 观 车 汾 了 慎 臭 渔 妨 吩 聊 第 4 章 - C P U 及 其 控 制 器 第 4 章 - C P U 及 其 控 制 器 第4章 CPU及其控制器 4.24.1作业4.34.44.5 4.2.3 指令执行的微操作流程 l例4.3