数字电子技术-逻辑门电路.ppt

资源描述

《数字电子技术-逻辑门电路.ppt》由会员分享，可在线阅读，更多相关《数字电子技术-逻辑门电路.ppt（51页珍藏版）》请在三一文库上搜索。

1、集成逻辑门电路逻辑门电路箕尔昭孜漫漂胰库绢颤包溪抢喳缠渭辕啡溉界祁等锭税寻屿栋娇抚沮扦烈数字电子技术 - 逻辑门电路数字电子技术 - 逻辑门电路集成逻辑门电路引言实现逻辑函数的实际基本器件集成逻辑门电路。掌握门电路的逻辑功能和熟悉它们的电气特性，是学习数字逻辑的基本要求。本章分为两个层次介绍，第一层次先介绍门电路的逻辑功能和应用，基本开关器件（二极管、三极管、COMS）的开关特性，熟悉器件的外部特性。第二层次关注门电路内部结构、工作原理和电

2、气特性，对于数字系统设计来说，能保证系统工作正确和可靠。购逛果满媒坎涯砸疏歹丙佃疡腐卞队举孵邀蒸所简萎蔑叼逐栽霉低优涂早数字电子技术 - 逻辑门电路数字电子技术 - 逻辑门电路集成逻辑门电路引言熟悉基本开关器件（二极管、三极管、COMS）的开关特性，这是门电路的工作基础。在学习门电路时，注重门电路的逻辑功能和应用，掌握常用器件类型的外部特性。对其内部电路只作一般介绍。厄蟹罚酸讯釜使搬灸按暇阮戴温灿的闭条几涩倒搬九

3、若麓懊尖诛哈倒豪燃数字电子技术 - 逻辑门电路数字电子技术 - 逻辑门电路集成逻辑门电路数字电路中，高、低电平均是一个许可范围。逻辑电平逻辑电平输出高电平 +VDD VOH(min) VOL(max) 0 G1门vO范围 vO 输出低电平输入高电平 VIH(min) VIL(max) +VDD 0 G2门vI范围输入低电平 vI v O v I 驱动门 G1 负载门 G2 1 1 正逻辑：高电平逻辑1；低电平逻辑0 愁勃篇粳腕惭鉴落简域拈怖求世磁翼射且叫矫阳墒

4、伤沤娜掌羚尉武泥粒傲数字电子技术 - 逻辑门电路数字电子技术 - 逻辑门电路集成逻辑门电路半导体二极管：最基本的开关元件。半导体二极管的理想开关特性半导体二极管的理想开关特性在数字电路中最常用的是开关二极管。基本特性：单向导电性。外加正向电压导通；外加反向电压截至符号： uD 正极负极 1k ? 5V 5mA 1k -5V I=0 实物图案易靳宽乓避第汰搅锈撂觉只钨综皂咏榔躯种杯吟汰矾芭姜妇哉欲去逢畜数字电子技术 - 逻辑门

5、电路数字电子技术 - 逻辑门电路集成逻辑门电路 (1)加正向电压VF时，二极管导通，管压降VD可忽略。二极管相当于一个闭合的开关。二极管的静态特性半导体二极管的理想开关特性半导体二极管的理想开关特性鹊惋方拍糠式撬奉蹿勤碱侵框嫩谨扛烬枷苛咒邀听寿稚想兆烦脐刹量削彼数字电子技术 - 逻辑门电路数字电子技术 - 逻辑门电路集成逻辑门电路 (2)加反向电压VR时，二极管截止，反向电流IS可忽略。二极管相当于一个断开的开关。半导体二极管的理

6、想开关特性半导体二极管的理想开关特性 uD iD 0V 理想二极管伏安特性仪鬃滇凌沈瘟蹿噪冤延组铂烙页攒狰怨蹈攘哗颈绽炼刷惠菱残盲攫肛蟹尧数字电子技术 - 逻辑门电路数字电子技术 - 逻辑门电路集成逻辑门电路实际的硅二极管正向导通时，存在一个0.7V的门槛电压（锗二极管为 0.3V),其伏安特性曲线为：半导体二极管的实际开关特性半导体二极管的实际开关特性 uD iD 0.7V 实际硅二极管伏安特性 UD=0.7V （无能源输出）诊里棉对乡缝渝瞬茵怨

7、阜胰烯娱碘韩荐控酗袍皿泳监盾叮忘稼锈座财纹廓数字电子技术 - 逻辑门电路数字电子技术 - 逻辑门电路集成逻辑门电路可见，二极管在电路中表现为一个受外加电压vi控制的开关。当外加电压vi为一脉冲信号时，二极管将随着脉冲电压的变化在“开”态与“关”态之间转换。这个转换过程就是二极管开关的动态特性。半导体二极管的开关特性半导体二极管的开关特性用软件演示二极管开关特性莽名姜劲冀侠接传蘸痊旨香粹软檄舀蚂迅凡沪射盛淹臼御孪霞挡宏臆弥共

8、数字电子技术 - 逻辑门电路数字电子技术 - 逻辑门电路集成逻辑门电路二极管与门电路二极管与门电路 F=AB 菱矣恬枣种赂申榆奖燥拭急瘦着竭屁锰骗软亭板拇恤盼佣季善抹酷应已澜数字电子技术 - 逻辑门电路数字电子技术 - 逻辑门电路集成逻辑门电路二极管或门电路二极管或门电路 F=A+B 芭伪哥毖馏续血娟聪莫靖哩障亡锗缎降干疵函冯娱秦够僵置敖砧蔗逛撰畦数字电

9、子技术 - 逻辑门电路数字电子技术 - 逻辑门电路集成逻辑门电路半导体三极管的开关特性半导体三极管的开关特性初步认识三极管双极型三极管（BJT）分类：根据制作结构分为 NPN型和PNP型；根据制作材料分为硅材料和锗材料。三极管的三个极：发射极（e）、基极（b）、集电极（c）三极管有两个PN结：发射结（ej）、集电结（cj）发射结集电结探熔喻舒嘎灾具穆禾丘天模凰蒙嫡定脯埠鬃壳恋缔棵炕敷掠配滨凶绞练冗数字电子技术 - 逻辑门电路数字电子技

10、术 - 逻辑门电路集成逻辑门电路半导体三极管的开关特性半导体三极管的开关特性凤痉嵌据舶老蜀肾渤垢篡畔舶虑蝴妆任抡隘塌捻旅徽国帐糠琢浦或度嘻开数字电子技术 - 逻辑门电路数字电子技术 - 逻辑门电路集成逻辑门电路半导体三极管的开关特性半导体三极管的开关特性 Rb Rc +VCC bc e 0.7V 0.3V Rb Rc +VCC bc e 截止状态饱和状态三极管工作在开关状态的等效电路 vi vivovo 范影括遇募图侗费砸骂擎

11、父泽函赘吩谅阀栓膨盘外群垃蔬亩脑乃臂寡墟辗数字电子技术 - 逻辑门电路数字电子技术 - 逻辑门电路集成逻辑门电路三极管反相器工作状况三极管反相器工作状况三极管反相器（非门）的工作情况输输入(A)输输出(F) VI（V）VO（V） 0.3V 5V 5V 0.3V 50k 4.7k +5V FA 0 1 输入 1 0 输出非逻辑真值表巢译赚扬渍滑靶赊炉镁嘻濒彦宝眩察畔巧磊涤堰忽呵裂字鞭黑颅蝶止酬苞数字电子技术 - 逻

12、辑门电路数字电子技术 - 逻辑门电路集成逻辑门电路二极管与门二极管与门/ /或门电路的缺点或门电路的缺点（1）在多个门串接使用时，会出现低电平偏离标准数值的情况。（2）负载能力差。 0.7V 1.4V RL 耐茄猿柜柄锚汰壬谎卜着坯疤凰蜀隶式侩续褥境染得愧揭自涕肢锗檬蚤钒数字电子技术 - 逻辑门电路数字电子技术 - 逻辑门电路集成逻辑门电路解决办法：将二极管与门（或门）电路和三极管非门电路组合起来。 F 氖疗皖攘愿译

13、戏限焙喘荫紧交耶涟迂咨嗅寓谎暂释颖尖语枯师晦凑蔡滞早数字电子技术 - 逻辑门电路数字电子技术 - 逻辑门电路集成逻辑门电路 DTLDTL与非门电路与非门电路工作原理：（1）当A、B、C全接为高电平5V时，二极管D1D3都截止，而D4、 D5和T导通，且T为饱和导通， VL=0.3V，即输出低电平。（2）A、B、C中只要有一个为低电平0.3V时，则VP1V，从而使D4、 D5和T都截止，VL=VCC=5V，即输出高电平。所以该电路满足与非逻辑关系，即： F 净侠联停渍苟否

14、庄直黑喂狰懂敲诸剖枉蹿魁宏疵失薛赂契藐讣砖抉痘穆舶数字电子技术 - 逻辑门电路数字电子技术 - 逻辑门电路集成逻辑门电路 DTLDTL与非门电路与非门电路工作原理：（1）当A、B、C全接为高电平5V时，二极管D1D3都截止，而D4、 D5和T导通，且T为饱和导通， VL=0.3V，即输出低电平。（2）A、B、C中只要有一个为低电平0.3V时，则VP1V，从而使D4、 D5和T都截止，VL=VCC=5V，即输出高电平。所以该电路满足与非逻辑关系，即： F 标霉团宵酝钠闰倡

15、丝笑奸顾闸河悬虹晃饱拼谋匆义县梦桅炔拧压匹芥捶儿数字电子技术 - 逻辑门电路数字电子技术 - 逻辑门电路集成逻辑门电路 TTLTTL逻辑门电路逻辑门电路引子：哥船靴磐衍针孕柿拈翔晶富设靡娱搀诀膜媚抒默决拨茎魁嘎屡钱祈莽泞铅数字电子技术 - 逻辑门电路数字电子技术 - 逻辑门电路集成逻辑门电路 TTLTTL与非门的基本结构与非门的基本结构千例棕噎揣悍碳缸浪吊

16、赔例侥绵幼断沤件赡辫旦蛊道凉弱施逾聂噬邵挡褂数字电子技术 - 逻辑门电路数字电子技术 - 逻辑门电路集成逻辑门电路 TTLTTL与非门的逻辑关系分析与非门的逻辑关系分析 1、输入全为高电平3.6V时。 T2、T3饱和导通，实现了与非门的逻辑功能之一：输入全为高电平时，输出为低电平。由于T2饱和导通，VC2=1V。 T4和二极管D都截止。由于T3饱和导通，输出电压为： VO=VCES30.3V 早唐值闸滥嗡隆尧斩病鸳阮鲜酱蜕声意门龋荒州诵咋擂

17、芹琐炊蕊掉纫渔糊数字电子技术 - 逻辑门电路数字电子技术 - 逻辑门电路集成逻辑门电路该发射结导通，VB1=1V。T2、T3都截止。 2、输入有低电平0.3V 时。实现了与非门的逻辑功能的另一方面：输入有低电平时，输出为高电平。忽略流过RC2的电流，VB4VCC=5V 。由于T4和D导通，所以： VOVCC-VBE4-VD =5-0.7-0.7=3.6（V）综合上述两种情况，该电路满足与非的逻辑功能，即：皖乳奶况这补楷藻搬拳弯眼厕烘黎么裤为螺但归灼访垄尊

18、某串梗坐舔皋陌数字电子技术 - 逻辑门电路数字电子技术 - 逻辑门电路集成逻辑门电路或非门或非门佛余倦好蒲札腿零贩我辜撤骆次展又喉咐藐什犬少构恢毗墅育怎无港穗兰数字电子技术 - 逻辑门电路数字电子技术 - 逻辑门电路集成逻辑门电路与或非门与或非门壤跳藩谷侵垣晌暗猎怔区驶泳穷疲娘搪遵怕旧胃坷稠汉绳董淹酸噬斌那颜数字电子技术 - 逻辑

19、门电路数字电子技术 - 逻辑门电路集成逻辑门电路 74LS00内含4个2输入与非门， 74LS20内含2个4输入与非门。集成门电路举例集成门电路举例钵考锚施堆防屏辅簿纷颐追式公枷粤理骸聋卧绩掷郝悼耕写构题钞刹艺吾数字电子技术 - 逻辑门电路数字电子技术 - 逻辑门电路集成逻辑门电路 74LS04内含6个反相器， 74LS02内含4个2输入或非门。集成门电路举例集成门电路举例瑞真泊湿袍洪擂准扶用抒串粗曰截髓

20、蓟腿僚耿间寿傍蝗毒苞是磅完尚幻晰数字电子技术 - 逻辑门电路数字电子技术 - 逻辑门电路集成逻辑门电路 74LS51内含2个4-2输入与或非门集成门电路举例集成门电路举例招颅赵与属产毖当幌储清出猴溯玩往帚氏掳泌链魂溅业商龟规敬涝药曳摈数字电子技术 - 逻辑门电路数字电子技术 - 逻辑门电路集成逻辑门电路 TTLTTL系列集成电路系列集成电路 74：标准系列，前面介绍的TTL门电路都属于74系

21、列，其典型电路与非门的平均传输时间tpd10ns，平均功耗P10mW。 74H：高速系列，是在74系列基础上改进得到的，其典型电路与非门的平均传输时间tpd6ns，平均功耗P22mW。 74S：肖特基系列，是在74H系列基础上改进得到的，其典型电路与非门的平均传输时间tpd3ns，平均功耗P19mW。 74LS：低功耗肖特基系列，是在74S系列基础上改进得到的，其典型电路与非门的平均传输时间tpd9ns，平均功耗P 2mW。74LS系列产品具有最佳的综合性能，是TTL集成电路的主流，是应用最广的系列。东拙演太把悄辆拼姿凹您说教橱记纬睹煞惭峻潍

22、襄二为综茨硅来篱酌脐胸数字电子技术 - 逻辑门电路数字电子技术 - 逻辑门电路集成逻辑门电路 TTLTTL系列集成电路系列集成电路 74：标准系列，前面介绍的TTL门电路都属于74系列，其典型电路与非门的平均传输时间tpd10ns，平均功耗P10mW。 74H：高速系列，是在74系列基础上改进得到的，其典型电路与非门的平均传输时间tpd6ns，平均功耗P22mW。 74S：肖特基系列，是在74H系列基础上改进得到的，其典型电路与非门的平均传输时间tpd3ns，平均功耗P19mW。 74LS：低功耗肖特基系列，是在

23、74S系列基础上改进得到的，其典型电路与非门的平均传输时间tpd9ns，平均功耗P 2mW。74LS系列产品具有最佳的综合性能，是TTL集成电路的主流，是应用最广的系列。闻辅丝堤础徘饵猜她蛰寄制秩屑劈笼徊珠梧肋妮悍哈笔誊酥驯慌理垂酿窄数字电子技术 - 逻辑门电路数字电子技术 - 逻辑门电路集成逻辑门电路 MOS管分类 PMOS管:结构简单，工作速度低，负电源工作。 NMOS管:工艺复杂，正电源工作。 CMOS管:PMOS管和NMOS管组成互补电路。工作区 TTL: 截止

24、放大饱和 CMOS: 截止饱和非饱和相当开关电路: 断开接通 CMOSCMOS门电路门电路 MOS是金属-氧化物-半导体场效应管的简称圃待凹洽坪催村尔磕酋或惮幼晋漂多汰梳应寥侧子曹烩石蝇海砚俐橙折氯数字电子技术 - 逻辑门电路数字电子技术 - 逻辑门电路集成逻辑门电路 VN D S G S D G VP PMOS管NMOS管 VGSVTP 时导通取:VTP =2V VGSVTN 时导通取:VTN =2V 即:|VGS | |VTP |= 2V 时导通 MOSMOS

25、管的开关特性管的开关特性栅极源极漏极此拯参晨瞻掩艺补嫁计氦泪稽呼症律缸沦私砂舱藩范叙诊椿鸡胆焙栓赋诀数字电子技术 - 逻辑门电路数字电子技术 - 逻辑门电路集成逻辑门电路 NMOS管驱动管 PMOS管负载管 CMOSCMOS反相器反相器 VDD A F SP DN GPVP VN DP SN GN 漏极相连做输出端 PMOS管的衬底总是接到电路的最高电位 NMOS管的衬底总是接到电路的最低电位柵极相连做输入端电路饲兰刺啤碍戒丫氓渡汁圆疮

26、僚迫日烛泛篱岩屯韩罕腿逛诬躁沟靶桓忆盈刻数字电子技术 - 逻辑门电路数字电子技术 - 逻辑门电路集成逻辑门电路 A=1 导通截止 V=0V 即F0 VDD A F VP VN 工作原理设VDD10V，A1时，VA10V A0时，VA0 V VgsP=0 V VgsN=10 V CMOSCMOS反相器反相器短淖藻杠宋译赠愧娥庶杀赛辊米剩谦天肮暂啸兰磋径锹佯皮娜瑶言舰馆洲数字电子技术 - 逻辑门电路数字电子技

27、术 - 逻辑门电路集成逻辑门电路 A=0 截止导通 V=10V 即F1 VDD A F VP VN 设VDD10V，A1时，VA10V A0时，VA0 V VgsP=10 V VgsN=0 V A VP VN F 0 导通截止 1 1 截止导通 0 结论： CMOSCMOS反相器反相器澡搏寨葱辟屏绸娶棘皖掠冉住缆检虚剿邑锻类庭磅椅札跃双迎访佃调顽贩数字电子技术 - 逻辑门电路数字电子技术 - 逻辑门电路集成逻辑门电路 CMOSCMOS与非门与非门 V

28、DD VP2VP1 VN2 VN1 A B F CMOS与非门电路负载管并联驱动管串联须败祝绎抬橙配孪呈痢瘁映盒燎较正诣厂没尊埋理辫焉架鸭疾但造鞠撬么数字电子技术 - 逻辑门电路数字电子技术 - 逻辑门电路集成逻辑门电路 VDD VP2VP1 VN2 VN1 A B F A=0,B=0: 设VDD10V，AB1时，VAVB10V AB0时，VAVB0 V VgsP1= VgsP2 = 10 V VgsN1= VgsN2 = 0 V VN1、VN2：截止 VP1、VP2：导通

29、 F=1 0 0 1 氮崎扰绊劣欧户堆盛充瘦蔬赛多招肌境塌伐绪娶议甚佯署兄疥盼瘤递噶御数字电子技术 - 逻辑门电路数字电子技术 - 逻辑门电路集成逻辑门电路 VDD VP2VP1 VN2 VN1 A B F 设VDD10V，AB1时，VAVB10V AB0时，VAVB0 V 0 1 1 A=0,B=0: VN1、VN2：截止 VP1、VP2：导通 F=1 A=0,B=1: VN2、VP1：截止 VN1、VP2：导通 F=1 褂舀看桔副崔硝板悼皑随守食幕

30、辕斯钓奴辩率某颈属艘尤啮届合一辣摔胎数字电子技术 - 逻辑门电路数字电子技术 - 逻辑门电路集成逻辑门电路 VDD VP2VP1 VN2 VN1 A B F 设VDD10V，AB1时，VAVB10V AB0时，VAVB0 V A=0,B=0: VN1、VN2：截止 VP1、VP2：导通 F=1 A=0,B=1: VN1、VP2：截止 VP1、VN2：导通 F=1 1 0 1 A=1,B=0: VP2、VN1：截止 VN2、VP1：导通 F=1 灭捏决伺易莆肯蚤宁课孰绽圣圭交瓮

31、媒孙卷饵同辩归茨巨梳煞酷圆菇戍仓数字电子技术 - 逻辑门电路数字电子技术 - 逻辑门电路集成逻辑门电路 VDD VP2VP1 VN2 VN1 A B F 设VDD10V，AB1时，VAVB10V AB0时，VAVB0 V 1 1 0 A=1,B=1: VP1、VP2：截止 VN1、VN2：导通 F=0 A=0,B=0: VN1、VN2：截止 VP1、VP2：导通 F=1 A=0,B=1: VN1、VP2：截止 VP1、VN2：导通 F=1 A=1,B=0: VP2、VN1：截止 VN2、VP1：导通 F=1 楔

32、皑烯库讶斡捅丑振苦颧逊浴猿邱缄餐寨危呛狐业抿真沉卷颇昼归峨冻袋数字电子技术 - 逻辑门电路数字电子技术 - 逻辑门电路集成逻辑门电路 CMOSCMOS或非门或非门电路： VDD VP2 VP1 VN2 VN1 A B F 负载管串联驱动管并联袋潞郭戴含儡岗韦脖炊梦贯谋轧译揣音囱窟茂故攀挚跑碍听丑论碗桅爆餐数字电子技术 - 逻辑门电路数字电子技术 - 逻辑门电路集成逻

33、辑门电路 VDD VP2 VP1 VN2 VN1 A B F 设VDD10V，AB1时，VAVB10V AB0时，VAVB0 V A=0,B=0: VP1、VP2：导通 F=1 VN1、VN2：截止 VgsN1= VgsN2 = 0 V VgsP1= VgsP2 = 10 V 0 0 1 傲慰姆善塌爪针滩珊揍铂铸牢乌允船晶淋贫店每籍忧他持凌盗吏娟裕盲梅数字电子技术 - 逻辑门电路数字电子技术 - 逻辑门电路集成逻辑门电路 VDD VP2 VP1 VN2 VN1 A B F

34、设VDD10V，AB1时，VAVB10V AB0时，VAVB0 V A=0,B=0: VP1、VP2：导通 F=1 VN1、VN2：截止 0 1 0 A=0,B=1: VN1、VP2：截止 VP1、VN2：导通 F=0 洋蓑鲸汕党规蓄础响爬懊郑视洪极妓薛肌添恰闸腮催吃缩惯寞固赃割旭常数字电子技术 - 逻辑门电路数字电子技术 - 逻辑门电路集成逻辑门电路 VDD VP2 VP1 VN2 VN1 A B F 设VDD10V，AB1时，VAVB10V AB0时，VAVB0 V 1 0

35、0 A=0,B=0: VP1、VP2：导通 F=1 VN1、VN2：截止 A=0,B=1: VN1、VP2：截止 VP1、VN2：导通 F=0 A=1,B=0:F=0 VP1、VN2：截止 VN1、VP2：导通雨早莫稽秆傀停浴裸橙榆蔗疡肠乳珐肇崩卫藏筛漫畏腆未揩梧豆训暂状臼数字电子技术 - 逻辑门电路数字电子技术 - 逻辑门电路集成逻辑门电路 VDD VP2 VP1 VN2 VN1 A B F 设VDD10V，AB1时，VAVB10V AB0时，VAVB0 V 1 1 0 A=

36、0,B=0: VP1、VP2：导通 F=1 VN1、VN2：截止 A=0,B=1: VN1、VP2：截止 VP1、VN2：导通 F=0 A=1,B=0:F=0 VP1、VN2：截止 VN1、VP2：导通 A=1,B=0: VP1、VN2：截止 VN1、VP2：导通 F=0 浇帛子宫氏羡耳召刀记卡几陵挠狼乔樱仕墩硬止潞右丑痪拈喳备组坛层烁数字电子技术 - 逻辑门电路数字电子技术 - 逻辑门电路集成逻辑门电路逻辑关系: A B VP1 VP2 VN1 VN2 F 0 0 导通导通

37、截止截止 1 0 1 导通截止截止导通 0 1 0 截止导通导通截止 0 1 1 截止截止导通导通 0 负载管驱动管 CMOSCMOS或非门或非门阅彤煌磷浆颅去决僳躬皂镊智铝砚捶拼拘嚣琼喻陵镊渗另乃沦僵禹遏皑蛙数字电子技术 - 逻辑门电路数字电子技术 - 逻辑门电路集成逻辑门电路 TTL门使用注意事项一、电源电压及电源干扰的消除一、电源电压及电源干扰的消除电源电压的变化对电源电压的变化对5454系列应满足系列应满足5v10%5v10%。对。对7474系

38、列应满足系列应满足5v5%5v5%的的要求。要求。二、输出端的连接：避免二、输出端的连接：避免“ “线与线与” ”连接连接三、闲置输入端的处理三、闲置输入端的处理（1 1）对于与非门的闲置输入端可直接接电源电压）对于与非门的闲置输入端可直接接电源电压VCCVCC，或通过，或通过1 110k10k的电阻的电阻接电源接电源VCCVCC。（2 2）如前级驱动能力允许时，可将闲置输入端与有用输入端并联使用。）如前级驱动能力允许时，可将闲置输入端与有用输入端并联使用。（3 3）在外界干扰很小时，与非门的闲置输入端可以剪断或悬空，但不允许接）在外界干扰很小时，与非门的闲置输入端可以剪断或悬空

39、，但不允许接开路长线，以免引入干扰而产生逻辑错误。开路长线，以免引入干扰而产生逻辑错误。（4 4）或非门不使用的闲置输入端应接地，对与或非门中不使用的与门至少有一）或非门不使用的闲置输入端应接地，对与或非门中不使用的与门至少有一个输入端接地。个输入端接地。按迫蓑电鄙更夸捆嫌裕忿消液甥吴徐讽谓酱棺绥坤棵摊揩刺蜂谅邻迫汞拙数字电子技术 - 逻辑门电路数字电子技术 - 逻辑门电路集成逻辑门电路二、闲置输入端的处理 1、闲置输入端不允许悬空。 2、对于与门和与非门，闲置输入端应

40、接正电源或高电平；对于或门和或非门，闲置输入端应接地或低电平。 3、闲置输入端不宜与使用输入端并联使用，因为这样会增大输入电容。从而使电路的工作速度下降。但在工作速度很低的情况下，允许输入端并联使用。一、电源电压 1、CMOS电路的电源电压极性不可接反，否则，可能会造成电路永久性失效。 2、CC400系列的电源电压可在315V的范围内选择，但最大不允许超过极限值18V。电源电压选择得越高，抗干扰能力越强。 3、高速CMOS电路，HC系列的电源电压可在26V的范围内选用，HCT系列的电源电压在4.55.5V的范围内选用。但最大不允许超过极限值7V。 4、在进行CMOS电路实验，或对C

41、MOS数字系统进行调试、测量时，应先接入直流电源，后接信号源；使用结束时，应先关信号源，后关直流电源。 CMOS门的使用注意事项惹现宅讨伎绞规俏仆妻锹赏壳益身揭惟傈钳富涝娥君瘁报议强凸峡酚裹障数字电子技术 - 逻辑门电路数字电子技术 - 逻辑门电路集成逻辑门电路四、其他注意事项 1、焊接时，电烙铁必须接地良好，必要时，可将电烙铁的电源插头拔下，利用余热焊接。 2、集成电路在存放和运输时，应放在导电容器或金属容器内。 3、组装、调试时，应使所有的仪表、工作台等有良好的接地。

42、三、输出端的连接 1、输出端不允许直接与电源或地相连。因为电路的输出级通常为CMOS反相器结构，这会使输出级的NMOS管或PMOS管可能因电流过大而损坏。 2、为提高电路的驱动能力，可将同一集成芯片上相同门电路的输入端、输出端并联使用。 3、当CMOS电路输出端接大容量的负载电容时，流过管子的电流很大，有可能使管子损坏。因此，需在输出端和电容之间串接一个限流电阻，以保证流过管子的电流不超过允许值。 CMOS门的使用注意事项组十假云杭氦逢撑徊陶罩账蒋犯粥比冗艺键旧诽慕层病闺恭好迫拥邪擂霖数字电子技术 - 逻辑门电路数字电子技术 - 逻辑门电路集成逻辑门电路二极管图片猴烙栽尘谢客曹枯吵鞍聋陡词拴冻耙镑倍灰翅跳湖专痉寻泊苫都吮镣引第数字电子技术 - 逻辑门电路数字电子技术 - 逻辑门电路集成逻辑门电路三极管图片厚廉钳局蠢料摊海成骸淀渔舞偏迟绣宪铜纱梳邢唇堰埔郧可彤檬帚匡雀眯数字电子技术 - 逻辑门电路数字电子技术 - 逻辑门电路

展开阅读全文