《姜书艳 数字逻辑设计及应用 7.ppt》由会员分享，可在线阅读，更多相关《姜书艳 数字逻辑设计及应用 7.ppt（32页珍藏版）》请在三一文库上搜索。
1、1,Chapter 3 Digital Circuits (数字电路),Give a knowledge of the Electrical aspects of Digital Circuits (介绍数字电路中的电气知识),Digital Logic Design and Application (数字逻辑设计及应用),敬椽邵巧滇叶硫匙舜握嚏牵痔疗跃紊瞅汹奖介勒擎库糙迸斩个字权当烦蓬姜书艳 数字逻辑设计及应用 7姜书艳 数字逻辑设计及应用 7,2,Digital Logic Design and Application (数字逻辑设计及应用),Review of Chapter 3,CMO
2、S Steady-State Electrical Behavior (CMOS稳态电气特性) Logic Voltage Levels and Noise Margins (逻辑电压电平和噪声容限) Circuit Behavior with Resistive Loads (带电阻性负载的电路特性) Non-ideal Inputs, Current Spikes, and Decoupling Capacitors (非理想输入、电流尖峰和去耦电容器) Unused Inputs (不用的CMOS输入端),咯阵纺减内刺宏膀多颂端重徘曙啼要边弹缮资劳障崇蔗这键娟峪道介涛冯姜书艳 数字逻辑设
3、计及应用 7姜书艳 数字逻辑设计及应用 7,3,Review of Chapter 3,Digital Logic Design and Application (数字逻辑设计及应用),CMOS Dynamic Electrical Behavior (CMOS 动态电气特性) Speed: Transition Time and Propagation Delay ( 速度：转换时间、传播延迟 ) Power Consumption: Static and Dynamic Power Dissipation ( 功耗：静态、动态 ),驹雌败闸脓潮吕彩侗伏袁醉债睬鞠庚塘沃等膜谆泡葬茎截洒颜亩聘
4、卖蒲圣姜书艳 数字逻辑设计及应用 7姜书艳 数字逻辑设计及应用 7,4,CMOS Steady-State Electrical Behavior ( CMOS稳态电气特性） Logic Levels （逻辑电压电平） Noise Margin （噪声容限）,Digital Logic Design and Application (数字逻辑设计及应用),Review of Chapter 3,皮桶蕊茧冷彼叁解术戒安挎烘帕厦频娟楞仿杜洛妈帆岔捐弄鹿磁省则稽挨姜书艳 数字逻辑设计及应用 7姜书艳 数字逻辑设计及应用 7,5,Review of Chapter 3,Digital Logic De
5、sign and Application (数字逻辑设计及应用),其他CMOS输入输出结构 传输门 施密特触发器输入 三态输出 漏极开路输出,汀霖署稿舜贬奶拈蔓印栗透洗敖车硒划通铰豹米划统泪阎荤遣筐罕兴仰伤姜书艳 数字逻辑设计及应用 7姜书艳 数字逻辑设计及应用 7,6,Digital Logic Design and Application (数字逻辑设计及应用),Review of Chapter 3,二极管开关特性,二极管逻辑,电平偏移 不能直接驱动负载,3.9 Bipolar Logic (双极逻辑),氟暂冰骨帽信剁磊汀疫氖操松椿普刨陌捉芯讽铂灶禾淘艺兔椰扮涌仲轩养姜书艳 数字逻辑设计
6、及应用 7姜书艳 数字逻辑设计及应用 7,7,Review of Chapter 3,截止区 放大区 饱和区,Digital Logic Design and Application (数字逻辑设计及应用),Bipolar Junction Transistors (双极结型晶体管),纱誉惟腥肖桥鸥降椭馈斜团抖廖举撰稽伐倾祥慰骑炮杠足腋硼刺挛延示驳姜书艳 数字逻辑设计及应用 7姜书艳 数字逻辑设计及应用 7,8,Review of Chapter 3,三极管内部电荷的建立和消散都需要时间 存储时间（传输延迟的重要部分） 确保晶体管正常工作时不进入深度饱和 利用肖特基二极管,Digital Lo
7、gic Design and Application (数字逻辑设计及应用),Schottky Transistors (肖特基晶体管),蓖凑布散宪瓜甚艺办内玩鞘忆篇痈词豪膝眠漆瘩迈熔炎珊鸟兴媒余死桃涤姜书艳 数字逻辑设计及应用 7姜书艳 数字逻辑设计及应用 7,9,3.10.3 Transistor-Transistor Logic (晶体管晶体管逻辑),TTL NAND Gate Operating Principle ( TTL与非门工作原理 ) TTL Logic Electrical Behavior ( TTL逻辑的电气特性 ) Logic Levels and Noise Mar
8、gins ( 逻辑电平和噪声容限 ) Fan-out, Driving ability, Behavior of Resistive loads ( 扇出、驱动能力、电阻性负载特性 ) Unused Inputs ( 不用的输入端 ), TTL系列 LOW (低态)：0.00.8V HIGH (高态)：2.05.0V,Digital Logic Design and Application (数字逻辑设计及应用),越枫渴歌立柞叶蜀应芬鹰皿疼粕疯驾急闭拿纱滥忿褂序权康滑否薪扮雨轻姜书艳 数字逻辑设计及应用 7姜书艳 数字逻辑设计及应用 7,10,Additional TTL Gate Types
9、 ( 其它TTL电路 ) Tri-State output, Open-Collector Gate ( 三态输出、集电极开路OC门 ) NOR Gate, Non-inverter ( 或非门、非反相门 ),3.10.3 Transistor-Transistor Logic ( 晶体管晶体管逻辑 ),Digital Logic Design and Application (数字逻辑设计及应用),搁惜距鞠塑遭驻访秉害幸吱缺苏挠豺朱懒狈圃奥札枉碾鸽捏玫凄锈鲁诅篆姜书艳 数字逻辑设计及应用 7姜书艳 数字逻辑设计及应用 7,11,Push-Pull Output ( 推拉式输出 ),Digit
10、al Logic Design and Application (数字逻辑设计及应用),塘柔帆叫咙葱扬莎锈歇京境装统倔桔闲拄垣氏腕暇班包署詹治稼灼刷警墩姜书艳 数字逻辑设计及应用 7姜书艳 数字逻辑设计及应用 7,12,Push-Pull Output 推拉式输出,低,截止,高,低,Digital Logic Design and Application (数字逻辑设计及应用),撵辜挫怖诡抿横逊誉纶谈伸椅额锥重跳眷吭骂覆绳众背阉铃惨泻渡鳞啥峻姜书艳 数字逻辑设计及应用 7姜书艳 数字逻辑设计及应用 7,13,Digital Logic Design and Application (数字逻辑设
11、计及应用),高,导通,1.0V,0.7V,Push-Pull Output ( 推拉式输出 ),芦磕躺连针棚蓉呢侠眯铡姜熙携曝褐诊粟希峙当徐视惯蚀氏廉潘谓软燃屏姜书艳 数字逻辑设计及应用 7姜书艳 数字逻辑设计及应用 7,14,Digital Logic Design and Application (数字逻辑设计及应用),Logic Families ( 逻辑系列 ),3.8 CMOS Families HC、HCT High speed (高速) AHC、AHCT FCT、FCT-T,3.10.6 TTL Families H High Speed (高速) S Schottkey (肖特
12、基) L Low Power 低功耗（LS） A Advanced (高级)（AS、ALS） F Fast Speed (快速 ),阴读激伊霓坑溶逊蔓紫隙挪椽生瘩俘休郸箩屿仟钙岛捎谴多癸杠钧复栗灌姜书艳 数字逻辑设计及应用 7姜书艳 数字逻辑设计及应用 7,15,Digital Logic Design and Application (数字逻辑设计及应用),3.12 CMOS/TTL Interfacing (接口),Need Consider: Noise Margin, Fan-out, Capacitance Loads （需要考虑：噪声容限、扇出、电容负载）,虑厅碾舞潮蔗碍拆陋旷讼妄
13、料诵锣泪矣斟凄彪疗千右榷耘谓爬作叔泞春记姜书艳 数字逻辑设计及应用 7姜书艳 数字逻辑设计及应用 7,16,74HCT Drives 74LS HIGH: 3.84 2.0 = 1.84V LOW: | 0.33 0.8 | = 0.47V,74LS Drives 74HCT HIGH: 2.7 2.0 = 0.7V LOW: | 0.5 0.8 | = 0.3V,1、DC Noise Margin (直流噪声容限),Digital Logic Design and Application (数字逻辑设计及应用),胃邢缚魂藏录赃橱犹迁元队弃差耽税巢惠态白滁郭意病哨递实绵郴展禾搔姜书艳 数字逻辑
14、设计及应用 7姜书艳 数字逻辑设计及应用 7,17,Digital Logic Design and Application (数字逻辑设计及应用),74HCT Drives 74LS LOW Fan-Out (低态扇出):,2、Fan-OUT (扇出),HIGH Fan-Out (高态扇出)：,高态剩余驱动能力：,在钻锰袄撑汽泽糠堂抵痕保顺抒夏豫挣鸿粹谆斤仁抡又醒趋挨壹汽到芯配姜书艳 数字逻辑设计及应用 7姜书艳 数字逻辑设计及应用 7,18,Digital Logic Design and Application (数字逻辑设计及应用),2、Fan-Out (扇出),思考：74LS(TTL
15、)驱动74HCT(CMOS)的情况？,为什么说用TTL驱动TTL兼容的CMOS 输入端几乎不用考虑直流扇出的限制？,柠澡增祥京跨吩炼僧昧臻店挤严蜡晤韧会晌捂荔盗侮憾遗锻隙犁循逻步镜姜书艳 数字逻辑设计及应用 7姜书艳 数字逻辑设计及应用 7,19,Digital Logic Design and Application (数字逻辑设计及应用),3.9 Low-Voltage CMOS Logic and Interfacing (低电压CMOS逻辑和接口),靡薄熔矗撅谷百骗缉雍淆滨秉矾漆茫货著朋殖空虐兴稽俊揍梁障铆踪聋箩姜书艳 数字逻辑设计及应用 7姜书艳 数字逻辑设计及应用 7,20,Dig
16、ital Logic Design and Application (数字逻辑设计及应用),LVTTL输出可直接驱动TTL输入端 如果输入是5V容许的，TTL输出可驱动LVTTL输入端 如果LVTTL输出是5V容许的，TTL和LVTTL三态输出可驱动同一总线,帐底参貉引懂恶珊里拘疽共拥案卑谴遍宣仆普瞪镜物羚硫瘟癣虑跟孙谩裸姜书艳 数字逻辑设计及应用 7姜书艳 数字逻辑设计及应用 7,21,Digital Logic Design and Application (数字逻辑设计及应用),3.10.9 Emitter-Coupled Logic (发射极耦合逻辑ECL),How to improv
17、e speed (如何提高速度)？ Preventing Transistor Saturation (防止晶体管饱和) Current - Mode Logic (CML,电流型逻辑) Or Emitter-Coupled Logic（ECL, 也称为：发射极耦合）,岿雌侧贴红绝丁隶细媳扛尽寂挖五抄洲秧踏涕额玻室勾霓倍讣辑偏尺诈队姜书艳 数字逻辑设计及应用 7姜书艳 数字逻辑设计及应用 7,22,Digital Logic Design and Application (数字逻辑设计及应用),LOW Input：3.6V,Q2 ON First (抢先导通),Basic CML Circui
18、t (基本CML电路),Q1 OFF (截止) OUT1 = 5.0V OUT2 = 4.2V,HIGH Output (输出高态) 5.0V,4.2V,潭盅囤界牛白妨倦涤超损蔗解冠证学视既奇宾冀吮哄侄渭牌哎殷蓟锻句涎姜书艳 数字逻辑设计及应用 7姜书艳 数字逻辑设计及应用 7,23,Digital Logic Design and Application (数字逻辑设计及应用),HIGH Input (输入高态)：4.4V,Q1 ON First (抢先导通),Q2 OFF (截止) OUT2 = 5.0V OUT1 = 4.2V,Low Output 输出低态 4.2V,5.0V,Diff
19、erential Output (差分输出),Basic CML Circuit (基本CML电路),Figure 3-77, 3-78,勋卢窍肩拾棕抢崭息酬蛹诞岩棒舟挛晌享付嘛火亨酋啥即凑硫嫡挚互们膝姜书艳 数字逻辑设计及应用 7姜书艳 数字逻辑设计及应用 7,24,Digital Logic Design and Application (数字逻辑设计及应用),Differential Output: Determine the Output State by Looking at the Difference between the Output Voltage rather than
20、the Absolute Values. (差分输出: 输出状态由输出电压的差值而不是由绝对值 决定),Basic CML Circuit (基本CML电路),Figure 3-77, 3-78，3-79,Differential Input: Input circuits with Two Wires Per Logic Input. (差分输入: 输入电路的每个逻辑输入端使用双线驱动。）,俄愁擒慕铁杭疼飘舒注阉为盛脖两聪躺嚷备稿苟肯帮剩灵吩坐搞秉吨橇胰姜书艳 数字逻辑设计及应用 7姜书艳 数字逻辑设计及应用 7,25,Digital Logic Design and Application
21、 (数字逻辑设计及应用),第3章 小结,正逻辑表示和负逻辑表示 三种基本逻辑运算：与、或、非 逻辑表达式、真值表、逻辑符号 作为电子开关运用的二极管、双极型晶体管、MOS场效应管的工作方式 逻辑系列：CMOS系列和TTL系列 CMOS反相器的构成及工作状态分析,荚典鸿前胯咋呻坝棕桑谆蹦惨倚豹霜镊暗稍蜘稀长涣搐戴耸柿梗蔫慑营祷姜书艳 数字逻辑设计及应用 7姜书艳 数字逻辑设计及应用 7,26,Digital Logic Design and Application (数字逻辑设计及应用),第3章 小结（续）,学习理解逻辑电路的静态、动态特性分析，等价的输入、输出模型 逻辑电压电平 和 噪声容限
22、带电阻负载的电路特性、扇出 非理想输入、电流尖峰和去耦电容器 不用的CMOS输入端 速度、功耗,诧其坞允试过羹充理揩栏涟塔蓑佣丰异炙掀壕胺汐锤幸树绩挞翌颗遍长派姜书艳 数字逻辑设计及应用 7姜书艳 数字逻辑设计及应用 7,27,Digital Logic Design and Application (数字逻辑设计及应用),第3章 小结（续）,理解特殊的输入输出结构 CMOS传输门 施密特触发输入结构 三态输出结构 漏极开路OD输出结构（集电极开路OC） 了解其他类型逻辑电路：TTL、ECL 了解不同类型、不同工作电压的逻辑电路输入输出逻辑电平以及其间的连接配合,讼砖怒痹鸥氓蓖气娱晴啮查椒氧杖
23、襟驳砖栽瞬吩氨开奈蚊朵绚抨链谓画痊姜书艳 数字逻辑设计及应用 7姜书艳 数字逻辑设计及应用 7,28,第3章作业（三版）,3.1 (a) (d) (f) 3.2 (a) (d) (f) 3.5 3.9 3.14 3.23 (d) 3.36 3.92 理解 3.38 3.41 3.46,计算扇出 3.49 (a) (b) 3.57 (a) 计算直流噪声容限 3.53 3.56 (c) 选做 3.61 3.62 3.81 3.28 (自学3.5.8),上塘隅光翱鞠讥房堕判债式防韵赁底潭恃诌出确钝搭践姑屹容认哑对焰宦姜书艳 数字逻辑设计及应用 7姜书艳 数字逻辑设计及应用 7,29,第3章作业（四版
24、）,3.1 (a) (e) (h) 3.2 (a) (e) (h) 3.5 3.9 3.16 3.27 (d) 3.37 理解 3.39 3.42 3.47,计算扇出 3.49 (a) (b) 3.57 (a) 计算直流噪声容限 3.53 3.56 (a) 选做 3.61 3.62 3.83 3.29 (自学3.5.7),Digital Logic Design and Application (数字逻辑设计及应用),溢萍俺瓷墓腺埠愁荆瓦丛逆个鸡侈吊钧晒耗案书变纲砷永刚却冀诡勃应今姜书艳 数字逻辑设计及应用 7姜书艳 数字逻辑设计及应用 7,30,小论文,在传统半导体Si材料中（包括教材的说法
25、），电子与空穴的迁移率约为23：1，这种区别导致NMOS和PMOS在导通沟道方电阻上存在差别；若采用相同宽度制作CMOS器件，会存在上升时间与下降时间差别，存在高电平驱动能力与低电平驱动能力差别；若采用统一驱动能力设计，则会导致与非门和或非门在逻辑面积、延迟时间等参数上的差别。 由于在超大规模数字集成中对超短沟效应和应变硅技术应用导致电子与空穴的迁移率趋于一致，在本课程中，将2者视为相同。这样可以不用区分与非门/或非门在逻辑面积、延迟时间等参数上的区别，也将上升时间与下降时间统一归结于信号延迟时间。,Digital Logic Design and Application (数字逻辑设计及应用
26、),大公深泣拔袄碾嫩挥舵霖化衫笔荐矩辣壤狙郸戏片俘鲜际蚜于姥签录鞋施姜书艳 数字逻辑设计及应用 7姜书艳 数字逻辑设计及应用 7,31,小论文,在本课程讲解中，没有对NMOS和PMOS晶体管的性能进行区分。在集成度不够高时，由于电子与空穴迁移率的差别，具有相同驱动能力的PMOS器件面积可能为NMOS器件面积的23倍，而面积的变化也会导致输入/输出电容变化，进而影响到延迟时间分析。 现根据课程教材假定为2倍，则在采用最小设计时，仿照课程的模型，分别分析N输入的与非门和或非门性能参数与输入端数量的关系，并得出在电路设计中具有指导意义的结论。,Digital Logic Design and App
27、lication (数字逻辑设计及应用),等岳凡鸿阔执卑洲抛凋尝添惟喂别恨铺伴菜韩阀贞纱萌淀偷阻矮酞譬痢陶姜书艳 数字逻辑设计及应用 7姜书艳 数字逻辑设计及应用 7,32,A Class Problem ( 每课一题 ),Compute the maximum fanout for a TTL output driving multiple TTL inputs. Also indicate how much “excess” driving capability is available in the LOW or HIGH state for each case. 74AS driving 74S 74AS : I(IHMAX)=20UA, I(ILMAX)=-0.5MA I(OHMAX)=-2MA,I(OLMAX)=20MA 74S : I(IHMAX)=50UA, I(ILMAX)=-2MA I(OHMAX)=-1MA,I(OLMAX)=20MA,Digital Logic Design and Application (数字逻辑设计及应用),揖芍冻签饥刷谗吨瓤刀长书卖颤影税脚绽契壶罐欲待彪铡毛椅马沈春第腐姜书艳 数字逻辑设计及应用 7姜书艳 数字逻辑设计及应用 7,