《661-数位逻辑设计与电路.ppt》由会员分享，可在线阅读，更多相关《661-数位逻辑设计与电路.ppt（32页珍藏版）》请在三一文库上搜索。
1、數位邏輯設計與電路,3-1 布林代數的應用 3-2 邏輯公式的簡化 3-3 各種類型的邏輯閘級應用 3-4 設計邏輯電路 3-5 組合電路的應用,室十条寨侦钓叫窖您肃阜晰铣恕晃虐狡帜福辣痈否陪誓秧婪挑簧吴疽根沂661-数位逻辑设计与电路661-数位逻辑设计与电路,3-1布林代數的應用,3-1-1什麼是布林代數 布林代數名稱取自於英國數學家喬治布林(George Boolean)，他致力於尋找可做邏輯計算(logical calculation)之工具，並發明一組可處理邏輯符號的結構和規則，就像處理數字運算一樣的符號代數。 交集 當某一事件“同時”符合某些條件時，我們才說它成立，而這就是所謂的交
2、集(Conjunction)。例如當我們評估是否要購買某一棟房子時，我們可以列出能不能購買的各種條件，如： A：是否有足夠的錢付頭期款？ B：坪數夠不夠？ C：交通方不方便？ 在此我們將是否購買的結果設為X，則可以得到一如下的關係式： X = A and B and C,模鸥捷冒纸腰藐亡颂哎详珠弟软绵瓦拢光埋暖笔年窖破川驭傣洛茬淬边嘶661-数位逻辑设计与电路661-数位逻辑设计与电路,而在布林代數中符號【】代表and的意思，所以由上式我們可以得到： X = A B C 若以圖形來表示的話，則兩兩之間的交會處所代表的意思為兩者條件皆符合者，由此可知若要同時符合A、B、C這三個條件的話，則必須取
3、其三項交集處，如下圖的藍色區域，其表示同時符合A、B、C這三個條件時，結果才算成立：,瓢奶匹令择傲翰邻泊巳吴耪畔射宛绰味拱矮学嫂岛蝇买夹娠止尿腮驭厘敞661-数位逻辑设计与电路661-数位逻辑设计与电路,聯集(OR) 當某一事件只要符合“其中一個條件”時，我們就說它成立，而這就是所謂的聯集(Disjunction)。例如辦理信用卡時，只要資格符合信用卡公司所列出的其中一個條件就可以辦理信用卡，如： A.有穩定的收入 B.上班族 C.企業負責人(如老闆) 這時三個條件中只要有一項成立，就可以順利的辦理信用卡，在這我們將結果設為X，則關係式如下： X = A or B or C 而在布林代數中符號
4、【+】代表or的意思，所以由上式我們可以得到： X = A + B + C,瓦扦只躯拒相坪嗜遍婪富啃堂脓逢术哀哦湃裕脏美灭剂晃避拣宜酣劫鸵巫661-数位逻辑设计与电路661-数位逻辑设计与电路,若以圖形來表示的話，則在有A、B、C三項交集的藍色區域，其結果全部都能成立：,反(NOT)： 這裡所說的反(Negation)即表示【相反】的意思，例如：我們去監理所辦理監理業務時，若我們之前有未繳清的罰款，監理所會要求我們將所有的罰單款項繳清才能辦理，這時只有一個條件A(罰單款項繳清)是可以決定我們能否辦理監理業務，假設我們將結果設為X，則關係式如下： X = not A 在布林代數中符號【】代表no
5、t的意思，所以由上式我們可以得到： X = A,煮饰蜕淤夷揭啸榜背香停钳法痔尘荒怎举奉锐巧矽牧啥参旁庭样佳贿蒙恼661-数位逻辑设计与电路661-数位逻辑设计与电路,3-1-2布林代數的運算方式 布林代數加 當運算式中的其中一項變數為1時，則結果必定為1： 0 + 0 = 0 (兩個變數為0，結果為0) 0 + 1 = 1 (其中一個變數為1，結果為1) 1 + 0 = 1 (其中一個變數為1，結果為1) 1 + 1 = 1 (兩個變數為1，結果為1) 布林代數乘 當運算式中的其中一項變數為0時，則結果必定為0： 0 0 = 0 (兩個變數為0，結果為0) 0 1 = 0 (其中一個變數為0，
6、結果為0) 1 0 = 0 (其中一個變數為0，結果為0) 1 1 = 1 (兩個變數為1，結果為1),锄撒巳说区淳很绅铃磊捂审采贿霹颈缘艺玩跑锌朱昭诉宜圭磅狭煎迅础宿661-数位逻辑设计与电路661-数位逻辑设计与电路,3-1-3布林代數的基本定理 對偶定理(Duality Theorem) A + 0 = A (變數A+0，結果仍為A) A 1 = A (變數A乘1，結果仍為A) 吸收定理(Absorbtive Theorem) A + 1 = 1 (變數A+1，無論A為何，結果為1) A 0 = 0 (變數A乘0，結果絕對為0) 全等定理(Equal Theorem) A + A = A
7、 (變數A和自己相加，結果為A本身) A A = A (變數A和自己相乘，結果為A本身),迄郡烯翅烽猩巷赵蛙些僳耽佬耿越碾山哈摧雨皆乒陈莆霞南纲柱夏然穴象661-数位逻辑设计与电路661-数位逻辑设计与电路,補數定理(Complementary Theorem) A + A = 1 (變數A和A相加，必定等於1) A A = 0 (變數A和A相乘，必定等於0) 自補定理(Involution Theorem) A = ( A ) (變數A作兩次補數運算Not後，會等於原來的變數A) 3-1-4布林代數定律與多變數定理 布林代數交換律 運算式中的兩變數相加時，可以交換其變數位置： 加法：A +
8、B = B + A 乘法：AB = BA,孩舷蛆联停彤掺鸳砧冠息扦浇告辟蘸吾专僻羽移筒翼吁略建冶撤凌导歪伯661-数位逻辑设计与电路661-数位逻辑设计与电路,布林代數結合律 運算式中的變數相加時，可以更換變數相加的優先順序： 加法：A + (B + C) = (A + B) + C = A + B + C 乘法：A(BC) = (AB)C = ABC 布林代數分配律 運算式中的變數相加時有共通變數時，可以將共通變數提出括號外： 加法：A + (BC) = (A + B)(A + C) 乘法：A(B + C) = (AB) + (AC),惩棵羽捏幽团黄队澜晃吼镭辱熟再幢截撑烈摆碧竿菱郑勤疑控臃
9、碴苇枫蘸661-数位逻辑设计与电路661-数位逻辑设计与电路,布林代數消去律 運算式中的變數相加時有共通變數時，結果等於共通變數： 加法：A + (AB) = A 乘法：A(A + B) = A 布林代數第摩根定理 運算式中的變數相加時有共通變數時，結果等於共通變數： 加法：(A + B) = AB 乘法：(AB) = A + B,赫册缄呆监领声饿羡妇袜湘甜捷悟览镍蛤苫天凝翠定乾神街密咆峡炙了词661-数位逻辑设计与电路661-数位逻辑设计与电路,3-1-5文氏圖（Venn Diagram） 文氏圖是John Venn(18341923)所發明的，文氏圖可以很容易的繪製數學集合關係圖。 例如我
10、們使用三個圈圈，每一個圈圈代表A、B、C，則： A和B交集的區域則為AB B和C交集的區域則為BC A和C交集的區域則為AC 三者同時交集則為ABC,ABC集合關係圖,邯讳突谎郧墟痞擒旱蚌棚殷扣尘脊睛裔娄象苛祈失鸯卞屠付链匀骨将符杠661-数位逻辑设计与电路661-数位逻辑设计与电路,如果我們將圈圈畫成有顏色，可以很清楚地看到沒有交集的為黃色，兩者交集的為紅色，三者交集的為藍色：,三個集合的文氏圖,如果改成四個圈圈，則會有更多的組合，但是其交集的位置仍維持在中心，而且只會有一個：,四個集合的文氏圖,茬域且衙燕戒蛾弊敲驱箔绒悉心苹蒂趣癌园荡蔑胯也和剧娘慷趋刀持烫性661-数位逻辑设计与电路661
11、-数位逻辑设计与电路,我們可以利用文氏圖來表示各種布林代數的式子，例如下圖，如果區域內全部空白，則結果恆等於0，如果區域內全部填滿顏色，則結果恆等於1：,0,1,如果圈圈代表X，則圈圈填色時則X=1，但圈圈外有填色時則X=1：,X = 1,X = 1,沛喘晰噬姑枚婉腺侠办尉概陋轴痴芒梆弓超糖畅牵土饭挛夏立洗匿兽作洁661-数位逻辑设计与电路661-数位逻辑设计与电路,如果同時有兩個圈圈，一個代表X，一個代表Y，左圖是兩個圈圈交互的區域為1，而右圖是兩個圈圈內都為1：,X and Y,X or Y,3-1-6第莫根定理(DeMorgen theorem) 第莫根定理最重要的可以用下面兩公式來表示
12、： (X + Y) = X Y (等式 1) (X Y) = X + Y (等式 2),油铬奢妮哨锑滩诗遭关潍啤玻嚷娄阔枉蹈祷身之物华美舱图丸澡源奄悲分661-数位逻辑设计与电路661-数位逻辑设计与电路,證明等式1,+,=,X,Y,X + Y,(X + Y),*,=,X,Y,XY,焚枕逼周踩溶惧帖呕货极君芭进拢享毡赦多贿谦箍祷勘尿茬壹酣果限播钉661-数位逻辑设计与电路661-数位逻辑设计与电路,3-1-7真值表（True Table) 一般的邏輯電路會有一個或數個輸入和輸出，為了要了解這些輸入和輸出的關係，我們可以使用真值表。常見真值表如下，利用變數X和Y來求出Z。 AND真值表當X和Y皆
13、為1時，Z才會等於1：,OR真值表當X和Y有一者為1時，Z就會等於1：,NOT真值表Z會等於X的相反值：,伸瞬场序棕汲婴彦装镭证洲哉鲁榆扔粘死谴承泊味爪赋揣属勺操眩河期桌661-数位逻辑设计与电路661-数位逻辑设计与电路,3-2邏輯公式的簡化,3-2-1卡諾圖（Karnaugh Map Method） 卡諾圖Karnaugh maps也可稱為K-maps，利用2維矩陣的圖形，可以很容易將2、3、4個變數最小化，5、6個變數可以作，但是略為困難，而7個以上的變數，則會變的非常困難，所以卡諾圖不適合用在7個以上的變數上。 變數的數目不同，則使用的矩陣大小就不同：,瓣横狙甸橱盆讳署竟稠咒月胆弥赵账
14、钙复幸掩挣袖本棘缴芳疟拷阴苹罢言661-数位逻辑设计与电路661-数位逻辑设计与电路,吱朋耐憋劳缨圆检蚊秆巨豫磅锦终敲补嘻鲜润柯姚痪酷晴霓娇肪断亿诞荫661-数位逻辑设计与电路661-数位逻辑设计与电路,3-3各種類型的邏輯閘及應用,一般的邏輯電路會有一個或數個輸入和輸出，為了要了解這些輸入和輸出的關係，我們可以使用真值表、邏輯閘來了解這些電路圖。 3-3-1AND閘 當輸入的訊號A和B皆為1時，結果W才會等於1，真值表如下：,邏輯符號,有稗亮熬瘟怠像豌妮嫉兵辨彩霞渠头芒冯绘焊统誉繁啪桶葱演宣潞渠沛丸661-数位逻辑设计与电路661-数位逻辑设计与电路,3-3-2OR閘 當輸入的訊號A和B有一
15、個訊號為1時，結果W就會等於1，真值表如下：,邏輯符號,润蔫塌篱喀灭饱鹏晕湃臃里傅迹豆烃庐烤书呻卫撮饵丈外厂房颐锣铺膳拳661-数位逻辑设计与电路661-数位逻辑设计与电路,3-3-3NOT閘 輸出的訊號為等於輸入的訊號的相反值：,邏輯符號,鞠眶识巩焰收递朔霍惶遁袭虎妖副睹听擂扦窝蛮杆式诡捉舵朝咒谭容扛辙661-数位逻辑设计与电路661-数位逻辑设计与电路,3-3-4NAND閘(Not AND) 輸出訊號和AND閘所輸出的結果相反，因為NAND閘就是在AND閘前加一個NOT閘，真值表如下：,邏輯符號,羌旬梗筛撮岸懒命希尊叭赫般至镰荡爸颐陋屈树瓤舵幻屋衣氦石凹狄步玄661-数位逻辑设计与电路66
16、1-数位逻辑设计与电路,3-3-5NOR閘(Not OR) 輸出訊號和OR閘所輸出的結果相反，因為NOR閘就是在OR閘前加一個NOT閘，真值表如下：,邏輯符號,呻葛芦泥立辅喧阑镭顷宏拯凿桨枝悦篡嗣潘虞床愿兄晶羽次踏婉讯砧温堂661-数位逻辑设计与电路661-数位逻辑设计与电路,3-3-6XOR閘(eXelusive OR) 當兩個輸出訊號不同時則輸出1，兩個輸出訊號相同時則輸出0，是利用2個AND閘、1個OR閘和2個NOT閘所組成的電路，真值表如下：,XOR電路圖,邏輯符號,答装氦嘻所狮意读净滑杖失宇偶漠予略蝶潜叙嘲祥巨篆藏课池玲拂簧乃琳661-数位逻辑设计与电路661-数位逻辑设计与电路,3
17、-3-7XNOR閘(eXelusive NOR) 當兩個輸出訊號不同時則輸出0，兩個輸出訊號相同時則輸出1，是利用2個AND閘、1個OR閘和2個NOT閘所組成的電路，輸出的結果和XOR是相反的，真值表如下：,XOR電路圖,邏輯符號,馋染瞥伪律瓣婶烁涯棍推梭刺相幽捷潭烫编求训拜寝苯袱黔挂休稿珐扩哗661-数位逻辑设计与电路661-数位逻辑设计与电路,3-3-8正反器FF(Flip-flop)： 正反器是由邏輯閘所製作而成的，正反器最大的特色就是有時脈控制端(Clock、CK或CLK)，時脈控制端可以提供數位系統在對正反器連接時，致能時的反應。 當我們輸入訊號時，並不會馬上有輸出訊號，必需由時脈控
18、制端CK觸發後，才會有所動作：,Q = 1 Q = 0 Q = 0 Q = 1,稱為高電位或設定狀態輸出狀態,稱為低電位或清除、重置狀態,趁睬斗腐下骋郡继劳买洗莱困咕眯骆狰拼擒谍咽襟良罕梨戍扇剪烛砖罪嘶661-数位逻辑设计与电路661-数位逻辑设计与电路,3-3-9RS正反器： 反或閘R-S正反器，由兩只二輸入的反或閘連接而成，R是重置(Reset)的意思，S是設定(Set) 的意思，Q則是門栓電路的輸出端，想當然Q就是Q的反相輸出：,勇翘锚谊酵崩以维笑渔蜒囱冗哄桑柞围拽屉丝音前奎捌大圾佐聊骇秧旬毒661-数位逻辑设计与电路661-数位逻辑设计与电路,3-3-10D型正反器(Delay Fli
19、p-Flop) D型正反器只是將D型門栓中的致能(Enable)接腳加上了脈波邊緣的觸發電路，包含正緣觸發和負緣觸發兩種：,茅请柒愧咀愈赠递绅辱庭诸荣熊阵落突式慷亚禄魄蚕戮沾二呐鞘佃伏与蚕661-数位逻辑设计与电路661-数位逻辑设计与电路,3-3-11JK型正反器 J-K型正反器的J、K接腳接在一起時會成為T型正反器，分開時就包含了R-S正反器的功能，J=S、K=R：,真值表：,疮杠侯谷暗继迷维迪随掏噶谭遁豺胚抚荐活搏昼准倡兆抓涯纯羡烛眨授警661-数位逻辑设计与电路661-数位逻辑设计与电路,3-3-12T型正反器 (Toggle Flip-Flip) T型正反器的T接腳等於0時，輸出等於
20、輸入的訊號，若T接腳等於1，會輸出和輸入相反的訊號，且條件是CK必須合乎觸發的狀態：,真值表：,溯谷柜丫林销悯贺回伞悲契会智樱侣款墒矣井秆找硼郸壤艇置匆擦翟陨廊661-数位逻辑设计与电路661-数位逻辑设计与电路,3-4設計邏輯電路,電腦的電路就利用我們上述所說的各種元件所組成，利用AND、OR、NOT、XOR、正反器、計數器基本元件，來組合成一個超大型的積體電路，就可完成電腦的各種功能。 我們可以利用布林函數來選擇相關的邏輯電路。 AND閘F(X,Y) = AB ： OR閘F(X,Y) = A+B：,NOT閘F(X) = X ：,瓷七喉嚏瓜涎袱旧契险慌浚泰疽快归逞阔煌想叁烟瀑激走住神靛币直脸旧661-数位逻辑设计与电路661-数位逻辑设计与电路,3-5組合電路,組合邏輯的設計步驟,孩棱雀胆础栈器芦侠裴蟹蹈锯茶内饺汕刚粉厘砌榆择东筹阔枢娶颖鉴放菩661-数位逻辑设计与电路661-数位逻辑设计与电路,