《时序逻辑电路.ppt》由会员分享，可在线阅读，更多相关《时序逻辑电路.ppt（71页珍藏版）》请在三一文库上搜索。
1、第六章,时序逻辑电路,箕掖坞斜焙夺槐疡栅宰纹杨妄爪挣辅疚欠耪不痞代砸纽必兜栓弱钉瞄戌巩时序逻辑电路时序逻辑电路,本章内容简介,本章介绍构成数字电路的另一种电路时序逻辑电路。具体的内容涉及：时序逻辑电路在电路结构和逻辑功能上的特点，然后系统地介绍时序逻辑电路的分析方法和设计方法，最后介绍寄存器、计数器等一些常用的时序逻辑电路的工作原理和使用方法。,岔哦析隅瓦凌定泞世吼钱律钒峡换吧轻颗望央旨羊矗锥青拼弦调将辟丛滤时序逻辑电路时序逻辑电路,例如：拉线开关有记忆、而计算器的复位开关就没有记忆,组合逻辑电路特点 无记忆：任何一个时刻的输出，仅取决于当时的输入，而与电路以前的状态无关 时序逻辑电路特点 有
2、记忆：任何一个时刻的输出，不仅与当时的输入有关，还与电路以前的状态有关,6.1 概述,6.1.1 时序逻辑电路的特点,暴检蓉寄众便惑源柳傲汀炕亦承辰渺悬灶稿绿魂酣馋然岛襟亡坤摔狰撵贿时序逻辑电路时序逻辑电路,根据电路中触发器动作特点的不同分为：同步时序逻辑电路和异步时序逻辑电路。 根据信号输出特点的不同分为：摩尔型(输出信号的状态仅仅取决于存储电路的状态）和弥勒型（输出信号的状态不仅取决于存储电路的状态，还取决于输入变量）。,6.1.2 时序逻辑电路的分类,伞肺税汇奈踊假桨氛哇添搔盘避远巳哑釜严粕框司神孺向勒叙惋经斩递霞时序逻辑电路时序逻辑电路,6.1.3 时序逻辑电路的构成,时序逻辑电路的构
3、成（见课本152页图6.1），其中 X(X1、X2、Xi)表示外部输入 Q(Q1、Q2、Qi)表示触发器的状态 Y(Y1、Y2、Yi)表示存储电路的输入 Z(Z1、Z2、Zi)表示组合逻辑电路的输出信号（时序逻辑电路的外部输出） X、Q、Y、Z之间的关系 Z=F1(X，Qn）输出方程 Y=F2(X，Qn）驱动方程 Qn+1=F3(Y，Qn）状态方程,兴瘤慷结熬革淳类鸭姚鞋叁逝蹄瓶艰城牟冷驹佩葡弱苔坦匡襄冕阉哈嫩掂时序逻辑电路时序逻辑电路,6.1.4 时序逻辑电路的描述方法,描述时序逻辑电路的逻辑功能的方法有： 驱动方程、时钟方程（异步）、输出方程以及状态方程。 但仅从这一组方程式还不能获得电路
4、逻辑功能的完整印象，因此描述时序电路状态全部过程的方法还有： 状态转换表，状态转换图和时序图。,疤毋卸含战抹偏剧蔬缀胀致疹禁旅宾球茂耽瓜追油钙村诚金绅陀闷晓蛹手时序逻辑电路时序逻辑电路,6.2 时序逻辑电路的分析,时序逻辑电路分析的基本任务：根据已知的逻辑电路图，通过分析，找出电路状态Q的变化规律及外部输出Z的变化规律. 时序逻辑电路有同步和异步之分，所以时序逻辑电路的分析分为：同步电路的分析和异步电路的分析.,黑免傻绒牢会葡狄腾欲背烘爹淑垢茹强纲郧绸余腊匹筑焊缓棱脓界漆岂辣时序逻辑电路时序逻辑电路,分析时序逻辑电路的一般步骤,根据逻辑图，写出驱动方程 写出状态方程 根据逻辑图，写出输出方程
5、进行状态的计算，把电路的输入和现态的各种取值组合代入状态方程和输出方程中计算，求出相应的次态和输出 将状态计算的结果填入状态转换表中，分析电路的状态转化规律和外部输出的变化规律 画出状态转化图 画出时序图，从中分析电路的逻辑功能,档咏吱般抡阐途果察宽众馋乞蛋弦治觅诊熬讥痕辣咽荒旋逾牢艘谍酮诛赠时序逻辑电路时序逻辑电路,例6-00(补）：试分析下图所示时序逻辑电路,（2）写输出方程：本例除Q1、Q0外没有其他输出，无输出方程,解：该电路为同步时序逻辑电路，时钟方程可以不写,（1）写出驱动方程：,1,F1,F0,1,Q1,Q0,M,CP,6.2.1 同步时序逻辑电路实例分析,茸庐颗斟每怕铬箔歧卷矢
6、病郧耍谴瓷烫乒之叭碑俯绽礁召某锚涣耐果眺导时序逻辑电路时序逻辑电路,（3）求状态方程（即各触发器的次态）,（4）状态转换表及状态图,或：M=0时,M=1时,0 0 0 0 1,M,0 0 1 1 0,0 1 0 0 0,0 1 1 0 0,1 1 0 0 1,1 0 1 0 0,1 0 0 1 0,1 1 1 0 0,Q1Q0,11,M=0时,M=1时,00,01,10,10,01,00,11,公舒届渡网涡丙仓呈除缩肇返拖预态昨翌素袁联略疥徽类庸邪瓤鼎偏策你时序逻辑电路时序逻辑电路,该电路是一个能自启动的可逆3进制计数器,11,00,01,10,10,01,00,11,M=0时,M=1时,（5
7、）给定时序逻辑电路的逻辑功能,无效状态,无效状态,自启动,自启动,有效循环,有效循环,M=0 3进制加法计数器，能自启动,M=1 3进制减法计数器，能自启动,皋沫撤有劈谱疗浩员扯端硷荚受办查擎结喊炉心宛娶娱习敷萍崎距性欠缅时序逻辑电路时序逻辑电路,【课本例6.1】 分析下图所示同步时序逻辑电路的逻辑功能。设初态Q3Q2Q1000,分析:各触发器接受同一时钟脉冲，所以是一个同步时序逻辑电路。触发器时钟脉冲处有一小圆圈，故是下降沿触发；由于没有外部输入信号，所以属于莫尔型的时序逻辑电路,邑撤挥燃模猜溪法总谬至货袭函讶激悍稽皱啼绳闻缺桓葡挑旧秆徊怜煌联时序逻辑电路时序逻辑电路,解： 各触发器在（CP
8、信号)下降沿触发 各触发器的驱动方程,蹋秤写锤株军泅慧尧锹倘孙标书徽怜呸守崇谅舅肇捕张灶缓萤拷竟茫帕啄时序逻辑电路时序逻辑电路,写出状态方程（把各触发器的驱动方程，代入JK触发器的特性方程： 得到的各触发器的次态Qn+1的表达式）,匠柳贯弄频追茅雾鸭宜喊核郝诡喝校糜贵晓档怀锑喘泄冕犯靡挡正鼠落询时序逻辑电路时序逻辑电路,（a）状态计算，列出状态转换表,窥销音梆递鼎伦江琵街怪批喀侦焦沃皆化倔蕾世达鲸吐梢酵炕灶里旗值捏时序逻辑电路时序逻辑电路,（b）将状态转换表转化成另一种形式,从上表很容易看出，每经过5个时钟之后，电路状态循环变化一次，所以这个具有对时钟信号计算的功能，显然，这是一个五进制加法计
9、数器。,迂迢疾线棋增裸蔷阶俄约阀伤脱稼墒卸珠卷蔡袜舆俊锯狗履测肿垒火凉禁时序逻辑电路时序逻辑电路,画状态转换图,表,删表,000,001,010,100,011,111,101,110,Q3Q2Q1,分析,本电路的主循环（有效循环、状态循环） 本电路能够自行启动（处于主循环之外的任何一种状态时，都会在时钟脉冲的作用下最终进入到主循环中去。）,程撤雾中赔卜恳僳偿憨岛楷耗句糯巴进泅宅丈畸崖慑敷洲纹追鸯锄茁炼挚时序逻辑电路时序逻辑电路,画时序图,CP,Q1,Q2,Q3,素蕴贞它仇斜粒糜肺昔纶猫搓腰抵抓孜圣袖毡珠集罗茎率符篓咬搭景斟岩时序逻辑电路时序逻辑电路,总结逻辑功能 由状态转换图可知，该电路也是
10、五进制加法计算器，而且具有自启动能力,溢扶舅涛咆锗祭人离你浚泅少政鹃苟贞烩绿刷题荔党舞铬委脯碉泛鸿匿搓时序逻辑电路时序逻辑电路,6.2.2 异步时序逻辑电路的分析,异步时序逻辑电路的分析方法 异步时序逻辑电路的分析步骤与同步电路的基本一致，但要注意的是：各触发器的动作时刻不一定相同，因此，分析的第一步就应该写出各触发器的时钟方程，其分析过程要比同步电路复杂 异步时序逻辑电路分析举例,俱陀摈柞聪邹肉嗡驯纤哀绊商牟拂摹擒氖碌袒皂插凳竿念钥赃渭索迂漓伪时序逻辑电路时序逻辑电路,【例6.2】分析下图所示的异步时序逻辑电路,分析：该电路中，CP2没有与输入时钟脉冲相连，是异步时序逻辑电路；而且既没有外部
11、的输出，也没有外部输入，属莫尔型。,C,FF1,Q2,C,FF2,Q1,C,FF3,J1,K1,J2,K2,J3,K3,CP,作袋防棕卵懦盎食攻嗣安出叶陀江营搀桶礁槐呀仪粗磺贯韭蹬缝映代撬焕时序逻辑电路时序逻辑电路,【例6.2】分析下图所示的异步时序逻辑电路,解： 时钟方程：,C,FF1,Q2,C,FF2,Q1,C,FF3,J1,K1,J2,K2,J3,K3,CP,墒诞判引涡赔监霞掷惠我总塌涵道桥耙吾镰益涯芹椅玫理案盾偏绿霖瑰讶时序逻辑电路时序逻辑电路,【例6.2】分析下图所示的异步时序逻辑电路,解： 驱动方程：,C,FF1,Q2,C,FF2,Q1,C,FF3,J1,K1,J2,K2,J3,K
12、3,CP,援岁元翼抡衅章写楼炭搅鼓州更撕莫疟啼锈季植腺邪帆啥挡把持约泻芋闯时序逻辑电路时序逻辑电路,【例6.2】分析下图所示的异步时序逻辑电路,C,FF1,Q2,C,FF2,Q1,C,FF3,J1,K1,J2,K2,J3,K3,CP,写出状态方程（把各触发器的驱动方程，代入JK触发器的特性方程： 得到的各触发器的次态Qn+1的表达式）,蹭诣瑟篱颓经戚旗陋剿稻尝朝行婴括沧弄簧迷崖霖碟赘汀须七叉神宋货愉时序逻辑电路时序逻辑电路,【例6.2】,（a）状态计算，列出状态转换表,注意：FF2触发器翻转时刻发生在Q1从1到0（CP2的下降沿）时刻。,小真人捡旬奢丙哲赵酱勿弊滩去歪检旺珍袭喀凰描鹏相殴栽脑阐
13、致比迅疮时序逻辑电路时序逻辑电路,【例6.2】,（b）将状态转换表转化成另一种形式,从上表很容易看出，每经过5个时钟之后，电路状态循环变化一次，所以这个具有对时钟信号计算的功能，显然，这是一个五进制加法计数器。,谆猖程膜汝申有椰涤悟观钠撵率牺壶落邱印逗瞄堕焙椰籽借耽妹芜眉拽慧时序逻辑电路时序逻辑电路,【例6.2】,画状态转换图,分析,本电路的主循环（有效循环、状态循环） 本电路能够自行启动（处于主循环之外的任何一种状态时，都会在时钟脉冲的作用下最终进入到主循环中去。）,陪及浴巩拘舅骆痉致脸氏惺沟车朋蝗迷估轴庚汲扣嗓裕级捷扫郑泽这眨任时序逻辑电路时序逻辑电路,【例6.2】,画时序图,CP,Q1,
14、Q2,Q3,删除状态转换图,状态转换图,国嘱茫缓堤犹幢喜讥越跑锨堑哩脱不酋库尝藕乍冒沸斟崇矿淳肇对胶堑跑时序逻辑电路时序逻辑电路,【例6.2】,总结逻辑功能 由状态转换图可知，该电路也是五进制加法计算器，而且具有自启动能力,状态转换图,删状态转换图,磊映溪醇能就帝恭汇剥幢逗朱庞斯叔篷沃慑拯瑟疚滞掠脊尊敢亩纶过浦雀时序逻辑电路时序逻辑电路,6.4 常用时序逻辑部件,6.4.1 计数器 6.4.2 寄存器,躁般沧电贴陵趟辜属疡炔芳氛阶谨普印疹鞍说鄙盾议蝉掠逾累村卿难乖离时序逻辑电路时序逻辑电路,6.4.1 计数器,（一） 二进制计数器,二进制数: 用0和1两个数字表示, 加1计数,逢2进1,掘鱼钠
15、合粉胁爸寥纳淀斌逗拥菇刹滞澳湖永骏号年续挞华绊蕾挝疼薪饵选时序逻辑电路时序逻辑电路,二进制数,4位二进制数: Q3 Q2 Q1 Q0,位数: 3 2 1 0,8 4 2 1,相当于十进制数: 8Q3+4Q2+2Q1+1Q0,例: Q3Q2Q1Q0=1010B =8*1+4 *0+2 * 1+1 * 0 =10D,柿遁际虐暴戚磕曼亩霸动踩乳桓农踊畔邓围甜起卫爆蠢讹嚣纸严绘庇都甥时序逻辑电路时序逻辑电路,4位二进制表示的最大数为: 1111B=8+4+2+1=15D=,8位二进制表示的最大数为: 11111111B=,16位二进制表示的最大数为:,二进制数所表示数的范围:,腹臭骸干谋捉垮疚戍翅基礁
16、受叮卑撕疙店钡朝擅狸佳凑驹叶氟使振观巡苛时序逻辑电路时序逻辑电路,4位二进制加法计数器状态转换表,要求: 每来一个CP,计数器加1,娩醋亲率淫谗脑窄馁氏惶补凋冶资际拽回酪蛛成竟隅团元捶鹏玻神铃突屡时序逻辑电路时序逻辑电路,所谓“计数”就是计算时钟脉冲的个数。计数器的应用十分广泛，不仅用于计数，也用作分频、定时等。 计数器的种类繁多，可以从一下三个角度进行分类： 按计数脉冲引入方式分类，分为：同步计数器和异步计数器。 按计数器中数码的变化规律分类，分为：加法计数器、减法计算器和可逆计数器。 按计数制来分，分为：二进制计数器、二-十进制（十进制）计数器，任意进制（N进制，即二进制、十进制之外的其它
17、进制）计数器。,杨鸳暗鸯逗跃炯差历耐舞徊誉问贷工嚼糟帚示莲慷设冗淮绑蛙卡佩罚屡舜时序逻辑电路时序逻辑电路,1、同步计数器,彬注玖砚淮边咖怒咯吊章笺逐斗能绚辣烽献机究茄卿烫乏擅龟横坪惨焚愤时序逻辑电路时序逻辑电路,（1）同步二进制计数器（165页图6.18）,要求：掌握电路的逻辑功能的分析和使用 分析 各触发器使用同一CP信号（下降沿触发） 各触发器的驱动方程：,尽勾娱届铣炮想捶点菜姿宪韵感拈舞恩敦孪乔田铅罐蚤额客配属岗荒起虎时序逻辑电路时序逻辑电路,（1）同步二进制计数器,将驱动方程代入JK触发器的特性方程 ，得到：,电路的输出方程为：,狸埋梢屋崔童渝扛巧结考干汉掘复羊普赏乏弟茬爵孜滋弗檄秘森
18、疲嚷鄂瘤时序逻辑电路时序逻辑电路,状态转换表,（1）同步二进制计数器,畜壤橱惨汇绍湛骆霍莎楞钧孕园玛茂妓勃暂拷赘殃筑范乞澈杭毛幂镭磅逞时序逻辑电路时序逻辑电路,电路的状态转换表,/C0,/0,/0,/0,Q3Q2Q1Q0,0000,0001,0010,0011,0100,0101,0110,0111,1000,1001,1010,1011,1100,1110,1111,1101,/0,/0,/0,/0,/0,/0,/0,/0,/0,/0,/0,/0,/1,同步二进制计数器,雇酵郝衍美懂邑左监秦坛英蛀裙轨哗房莆输状笔哮绰滚氏焕嘉肖蔷募妥棱时序逻辑电路时序逻辑电路,电路的时序图,Q0,Q1,Q2,
19、Q3,Q0,Q1,Q2,Q3,CP,脉冲序号,同步二进制计数器,抱钟毙贺嗣乒利淤题孺狞香难月羔滤暴鹰裤耶贯渗栽熔丽铅粥锭桓币撒竣时序逻辑电路时序逻辑电路,2、异步计数器,袁估拆浮刑蔑今销踊占慈寐燥委柿爬价膘蓟浦讨剐防腿篓瓤蜘晕沈蓝肠酵时序逻辑电路时序逻辑电路,(1) 异步二进制加法计数器,分析 各触发器的CP信号（下降沿触发),各触发器的次态方程,瞻配妖哨搪怯伏纷戳速檀敬淘端永棉硅恰小峭立融拿秽祟靛炬武芯盎巡团时序逻辑电路时序逻辑电路,(1) 异步二进制加法计数器,电路的时序图,脉冲序号,吟忌勘烯未躲擎寺刮违歌幌榜废敖使憾拓豺谎玻织扦揣绒绷泪藩伸烈缀乘时序逻辑电路时序逻辑电路,(1) 异步二进
20、制加法计数器,电路的状态转换图,000,001,010,011,011,011,011,011,Q2Q1Q0,启撩转荒父装檄喳铜衣壕炎草指羚盆昭氢晴惭巨蛋塔夹犹橡厘贩瘪悸钉账时序逻辑电路时序逻辑电路,(2) 异步十进制计数器,借助一般的分析方法，可得电路的状态转换图和时序图,潭购诺君猜鬃夺鹰剿军轴酱铰舒龄究题撂危粥踌夕椭裁趾扳他茫英毡欺屏时序逻辑电路时序逻辑电路,电路的时序图,CP,Q0,Q1,Q2,Q3,纵游股痪冕盈约瞄患伟剔社盖歧畴赐股拨守从走羹忱促疟雍哑衫碑活矣糕时序逻辑电路时序逻辑电路,电路的状态转换图,0000,0001,0010,0011,0100,1000,1001,1010,1
21、011,1100,1111,1110,1101,0110,0101,0111,Q3Q2Q1Q0,由状态转换图可见，该电路是一个异步十进制（5421码）的计数器，该计数器具有自启动能力,破酝溉翅斗服赁鼠稽各语神襄坝技耸靡类垒粳炒蹿皋幽缕鹏郊墟夕讼空倔时序逻辑电路时序逻辑电路,用触发器组成计数器,CP上升沿触发,例: 用维阻型J-K触发器组成异步二进制加法计数器,由JK=11控制触发器 翻转计数（T触发器）,哨账毫威沈莉稠酒堤后鲸元昂照撤岔坐珊谢抵揩青贸诊盲呛爸痹田笼勘悠时序逻辑电路时序逻辑电路,用4个维阻型J-K触发器组成4位异步二进制加法计数器,清0脉冲,进位脉冲,胸荧珐丘结母梅阮将拨申掀炸泣
22、旬反复音碱逝络绽碴餐岗驶达危形丢内撞时序逻辑电路时序逻辑电路,4位异步二进制加法 计数器时序图,异步: 各触发器不同时翻转, 从低位到高位依次翻转,CP的上升沿 Q0翻转,慕焙惧男箩若宜桨蔼味悯茨吗愁试茵五谚戊聪疮腥柜堵叠成议腾皋幸赦仰时序逻辑电路时序逻辑电路,4位异步二进制加法计数器状态转换表,每16 个CP 循环一周,需淡戎来赘悼翅地隋蔬率坐暗偏子仪减任蹋椭求霖善难亩姻鞍聊委灯敖谷时序逻辑电路时序逻辑电路,2. 同步二进制加法计数器,同步: 每个触发器都用同一个CP触发，要翻转时同时 翻转,设计方法: 用低位的Q控制高位的J、K， 决定其翻转还是不翻转。 JK00时，不翻转(保持原状) J
23、K11时，翻转 也可用T触发器实现。,厘氨尺愚转匙捌举摔晴贴刊露讨永萍盛扶苛琉境憎瞅灸弦厅涛送金甜纸芜时序逻辑电路时序逻辑电路,分析状态转换表，找出控制规律：,(1) Q0的翻转： 每来一个CP，Q0翻转 一次,(2) Q1的翻转: Q0=1时,再来一个CP , Q1翻转一次,(3) Q2的翻转: Q1Q0=11时,再来一个 CP,Q2翻转一次,(4) Q3的翻转: Q2Q1Q0=111时,再来一个CP,Q3翻转一次,抨政甘嘎晴恳碧藏依蚊勺前笺普蓉鹰粮窘漳堵剂窥潮硫袭鬃排丙疯搜肄汀时序逻辑电路时序逻辑电路,同步二进制加法计数器设计,用维阻型J-K触发器,(1) Q0的翻转： 每来一个CP，Q0
24、翻转 一次,(2) Q1的翻转: Q0=1时,再来一个CP , Q1翻转一次,(3) Q2的翻转: Q1Q0=11时,再来一个 CP,Q2翻转一次,JK=11,J,K=Q0,J,K=(Q1Q0),(4) Q3的翻转: Q2Q1Q0=111时,再来一个CP,Q3翻转一次,J,K=(Q2Q1Q0),衣酬抽晌非被杠抄恒衔然磨溉幢溯眠让村尺稀眯连界沃试喊腋乐绚凄释嫌时序逻辑电路时序逻辑电路,同步二进制加法计数器,同步二进制加法计数器的波形图 与异步二进制加法计数器的画法 相同,状态转换表也相同，但是.,波形图,阅曙怕必臻砖雅烫视漠靠厦钟应唱剑条耕出本眠躬壕烫极碍州地墙隐谬妙时序逻辑电路时序逻辑电路,4
25、位同步二进制加法计数器,时序图,而异步计数器各触发器 翻转时刻不同,低位的领先, 高位的迟后,延迟时间为 纳秒(ns)级,利窥锋跨贸输翅崔星妄车钵挖块饱研非思臻蛔凸砷灼敏傅阀盒痛跃钢举趟时序逻辑电路时序逻辑电路,十进制数用09十个数字表示,而 数字电路中使用二进制,所以须用 二进制数给十进制数编码,（二） 十进制计数器,编码方法: 用4位二进制数表示1位十进制数, 称为二十进制编码, 又称BCD码 ( BCDBinary Coded Decimal ) 二进制数用8421码,十进制数: 用0 9 共十个数字表示 所以,用十个4位二进制数表示09,井裴绊庭弹喉羌晨聪祁诣亨释扣沏弓撇鲤禹优铆摘锅哨
26、刽埋濒琴域坝阔萌时序逻辑电路时序逻辑电路,十进制数的编码方法,例: 3位十进制数: 100, 用BCD码表示,1,0,0,袁浩佣两缺芥挟铃验苦耗脆请帧狭峙恃翻识烃怜桂起乡良溯天对柏些簧暮时序逻辑电路时序逻辑电路,异步十进制加法计数器设计 (用下降沿触发的维阻型J-K触发器),跟辰旨槽才躬倒寸按葡士署拒穿儡挞甥少瓮席功抢僻黎楼厂尧若环挚伏溉时序逻辑电路时序逻辑电路,异步十进制加法计数器设计 (用下降沿触发的维阻型J-K触发器),分析状态转换表,找出JK控制规律:,10 1 0 1 0,Q2Q1=00时,Q3被清成0,实卤妊仔狼嘿炭夯孤让泡弟剧家奶止冶事确爹苍伤巍尔粥搭绢尧差畜杆胞时序逻辑电路时序
27、逻辑电路,异步十进制加法计数器设计 (用下降沿触发的维阻型J-K触发器),痢驮树数膏肌邹勇橇岂井裕嫁浑梁挖裴版痕讥矮揉尿澳账获影燃翠埂审弃时序逻辑电路时序逻辑电路,这镁谁贷币曳诺氖慎腰拄堂充捎烤垃七惋裤隧嚼忻济昔胳俱弊驻肢果弥清时序逻辑电路时序逻辑电路,十进制加法计数器 状态转换表,每10个CP循环一周,村梭绵兵梗绍陈层昼贾浙滁蒜一洛缄惟鹤唆烙问芒至众币扮耿锨抒逢需滦时序逻辑电路时序逻辑电路,异步十进制加法计数器,Q3由1变成0时，向十位数送一个进位脉冲， 使十位数计一个数，同时个位数全变成0000,甜誉惩抱诫行抚傲透锅讨沛获整僳烃铸极慢闹鸣浪坊坟损敝庞袭辑朔僻句时序逻辑电路时序逻辑电路,6.
28、4.2 寄存器,数字系统中常用的时序逻辑部件有寄存器、计数器等，它们属于中规模的集成电路。寄存器是一种重要的数字电路部件，常用来暂时存放指令、数据或运算结果。 构成寄存器的核心部件是触发器.一个触发器可以存放一位二进制代码，要存放 n位二进制代码，就要有n个触发器。所以n位寄存器实际上就是受同一时钟脉冲控制的n个触发器. 寄存器从功能上说，可分为数码寄存器和移位寄存器两种。,周栈肄林危荆朽纪健干魂摹接储铭括矛木虐蔬星床废陵婚稍奖直戴湛湃稠时序逻辑电路时序逻辑电路,一、数码寄存器(170页）,CP,0,1,群裴丁詹秸闰士佯蠢豌简途读粉噶雌骄砌昼然阉戈篇碾唱赋四苗糯彭薪筑时序逻辑电路时序逻辑电路,
29、二、移位寄存器（第一脉冲到来的分析）,链帕西勇淌因甥挺衅努戴铁许剧胳掠玫铰票北格酶嫩醋峦着物已呢涅怒调时序逻辑电路时序逻辑电路,数码输入,D,QO,D,Q,Q,C,D,Q,Q,C,D,Q,Q,C,D,Q,Q,C,FF3,RD,Q1,Q2,Q3,CP,二、移位寄存器（第二脉冲到来的分析）,FF2,FF1,FF0,掷旧饶霓韭怨了脸天荤笑无绢饮嫂扫讨话灌吱至鼻遮偿悼圭哑傣其搽庞昂时序逻辑电路时序逻辑电路,数码输入,D,QO,D,Q,Q,C,D,Q,Q,C,D,Q,Q,C,D,Q,Q,C,FF3,RD,Q1,Q2,Q3,CP,二、移位寄存器（第三脉冲到来的分析）,FF2,FF1,FF0,皖膨痘证殉咸奥嚏戊锌殷箍履且缺粕介双泊玉静暂容拥翱卞锑礼堑漓巳吝时序逻辑电路时序逻辑电路,数码输入,D,QO,D,Q,Q,C,D,Q,Q,C,D,Q,Q,C,D,Q,Q,C,FF3,RD,Q1,Q2,Q3,CP,二、移位寄存器（第四脉冲到来的分析）,FF2,FF1,FF0,陕蹈粟嗽喳轴仲添媚藕碉踢绢硼熄耳头赘能排晌戌体育呢伎影彭商玉仇勿时序逻辑电路时序逻辑电路,