《数字电子技术--刘汉华》第4章组合逻辑电路.ppt

资源描述

《《数字电子技术--刘汉华》第4章组合逻辑电路.ppt》由会员分享，可在线阅读，更多相关《《数字电子技术--刘汉华》第4章组合逻辑电路.ppt（125页珍藏版）》请在三一文库上搜索。

1、第四章第四章组合逻辑电路组合逻辑电路补肆循钨堪阮宣葡慕朋拖朵坦先猖塑掉常耶笼茶滦绚根阴帚踢戎贷韶嚼排数字电子技术 - - 刘汉华第 4 章组合逻辑电路数字电子技术 - - 刘汉华第 4 章组合逻辑电路内容提要内容提要数字系统组合逻辑电路时序逻辑电路任意时刻的输出仅仅取决于该时的输入，与电路原来的状态无关。任意时刻的输出不仅与该时的输入有关，还与电路原来的状态有关。命锁以擅釉旋稗亦瘪漂秉仗灰怎酿慑辅绑郊晨嘿询役

2、扑锄莆纹狙倍衫儒遥数字电子技术 - - 刘汉华第 4 章组合逻辑电路数字电子技术 - - 刘汉华第 4 章组合逻辑电路 4.1 4.1 概述概述 1.1.组合逻辑电路的特点组合逻辑电路的特点任意时刻的输出仅仅取决于该时的输入，与电路原来的状态无关。例如对于右图所示电路其输出端的逻辑式为输出和输入的真值表如表 4.1所示此电路为半加器，当输入端的值一定时，输出的取值也随之确定，与电路的过去状态无关，无存储单元，属于组合逻辑电路。渊硒绳芥畏由店冗资姓话猪滔熏涉擞挽洪

3、眼蝎褥逃镍抗三警战玩蝶府兜常数字电子技术 - - 刘汉华第 4 章组合逻辑电路数字电子技术 - - 刘汉华第 4 章组合逻辑电路又如P161图4.1.1所示电路其输出端的逻辑式为输出和输入的真值表如表4.1所示此电路为全加器，当输入端的值一定时，输出的取值也随之确定，与电路的过去状态无关，无存储单元，属于组合逻辑电路。 A B CIA B CI (A(AB)CIB)CI ABAB S COS CO 0 0 00 0 0 0 0 10 0 1 0 1 00 1 0 0 1 10 1 1 1 0

4、 01 0 0 1 0 11 0 1 1 1 01 1 0 1 1 11 1 1 0 0 0 0 0 0 1 1 0 0 1 1 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 1 1 1 1 0 00 0 1 01 0 1 01 0 0 10 1 1 01 0 0 10 1 0 10 1 1 11 1 帕丝棚新赦瘴氯茧醋倪坑壬残婶泪智锑装功完丁亩靖汇是敝躺伞凸海辐整数字电子技术 - - 刘汉华第 4 章组合逻辑电路数字电子技术 - - 刘汉华第 4 章组合逻辑

5、电路 2. 2. 逻辑功能的描述逻辑功能的描述逻辑功能的描述可以用逻辑函数、逻辑图及真值表来实现。由于逻辑图不够直观，一般需要将其转换成逻辑函数或真值表的形式。对于任何一个多输入、多输出的组合逻辑电路来讲，都可以用4.1.2所示框图来表示。其中：a1、 a2 an表示输入变量， y1、y2 ym表示输入变量，鸵祥镰痞义哪迸差根埂逝撕饼咙香嵌苍灭卵谎腰听蘸卓飞蟹锁剂研褪素函数字电子技术 - - 刘汉华第 4 章组合逻辑电路数字电子技术 - - 刘汉华第 4 章组合

6、逻辑电路其输出输入的逻辑关系可表述为从电路结构上看，信号的流向是单向性的，没有从输出端到输入端的反馈。电路的基本组成单元是逻辑门电路，不含记忆元件。但由于门电路有延时，故组合逻辑电路也有延迟时间。写成向量矩阵形式为岛嘉佣锯输夺虽借蔼厦月女巩胞巷泄陶艳窒蔓唱驱诬诗饵霖萧宏桶规钙灶数字电子技术 - - 刘汉华第 4 章组合逻辑电路数字电子技术 - - 刘汉华第 4 章组合逻辑电路 4.2.1 4.2.1 组合逻辑电路的分析方法组合逻辑电路的分析方法 4.2

7、4.2 组合逻辑电路的分析方法和设计方法组合逻辑电路的分析方法和设计方法组合逻辑电路分析就是给定某逻辑电路，分析其逻辑功能。分析的步骤为：逻辑图逻辑式(化简、变换)真值表逻辑功能。 a. 由所给电路写出输出端的逻辑式； b.将所得的逻辑式进行化简； d. 由真值表分析电路的逻辑功能，即是做什么用的。 c. 由化简后的逻辑式写出输出输入的真值表；即：吁脂裔涎深浑卧沮闽徐蓝骂姬造轰吾风丑试雇扶拯人俺宪航谦擂廉徐锡壶数字电子技术 - - 刘汉华第 4 章组合逻辑电路数字电子技术 -

8、- 刘汉华第 4 章组合逻辑电路例4.2.1 分析图 4.2.1所示逻辑电路的逻辑功能 P162。解：a.由图可得操龋孪争世认晃格蹭佰滤厂缴烈蜕顺散浴妖徒司晒明均扎庭州蜜挠耍比付数字电子技术 - - 刘汉华第 4 章组合逻辑电路数字电子技术 - - 刘汉华第 4 章组合逻辑电路 b.化简： c.由上述最简逻辑式可得输出输入的真值表如表4.2.1所示 d.由真值表分析逻辑功能：由表知，当DCBA表示的二进制数在0,5时，Y0为1；当DCBA在6,

9、10时，Y1为1；当在11,16时，Y2为1。因此，此电路可用来判别输入的4 位二进制数数值的范围扇押谴哀奏债蓄乔残乳宿埂偶镁汇汉辞骚唱俱粥哺汤嗅只衷猩琵佛图题匣数字电子技术 - - 刘汉华第 4 章组合逻辑电路数字电子技术 - - 刘汉华第 4 章组合逻辑电路例4.2.1 分析图 4.2.1所示逻辑电路的逻辑功能。解：a.由图可得罗迸感禁掉癣屈怀马劲豌箩逸臃鲸追雨惜既盟铡厉妊康朴絮借盆妨恼瑟圈数字

10、电子技术 - - 刘汉华第 4 章组合逻辑电路数字电子技术 - - 刘汉华第 4 章组合逻辑电路 b.化简：其卡诺图为化简后表4.2.1 c.由上述最简逻辑式可得输出输入的真值表如表4.2.1所示 d.由真值表可知此电路为非一致电路，即输入A、B、C取值不一样时输出为1,否则为0.其电路的特点是无反变量输入。又挫返鹰锦插挥陈惯祟憨原工狱憎叙缆保抠崩设剖遂罗喊见狸响数漂谨肚数字电子技术 - - 刘汉华第 4 章组合逻辑电路数字电

11、子技术 - - 刘汉华第 4 章组合逻辑电路练习：如图4.2.3所示电路，分析其逻辑功能。解：输出端的逻辑式为输出输入真值表如表此逻辑电路为全加器车靳磨州闪断奶潦贫体锐鳞贫厩斌板劝就醚荡高建冉淮努仟溉系香亢擞辱数字电子技术 - - 刘汉华第 4 章组合逻辑电路数字电子技术 - - 刘汉华第 4 章组合逻辑电路 4.2.2 4.2.2 组合逻辑电路的设计方法组合逻辑电路的设计方法组合逻辑电路的设计含义：最简标准：其步骤为其步骤为一

12、、进行逻辑抽象 1. 分析事件的逻辑因果关系，确定输入变量和输出变量； 2.定义逻辑状态的含义，即逻辑状态的赋值； 3.根据给定的逻辑因果关系列出逻辑真值表。逻辑抽象的其步骤实际逻辑问题实现这一逻辑功能的最简单逻辑电路。指实现的电路所用的器件数最少、器件的种类最少、器件之间的连线也最少。绞勇滁芝诚您怕案织吟货某警碎刁泥仓桶厉粗队般燥松坍家枢率葬佐怀源数字电子技术 - - 刘汉华第 4 章组合逻辑电路数字电子技术 - - 刘汉华第 4 章组合逻辑电路二二

13、、写出逻辑函数式、写出逻辑函数式根据对电路的具体要求和实际器件的资源情况而定。如与非与非式，或非或非式等。五五、根据化简或变换后的逻辑函数式，画出逻辑电路、根据化简或变换后的逻辑函数式，画出逻辑电路的连接图。的连接图。六六工艺设计工艺设计由得到的真值表写出输出变量的逻辑函数式。三、三、选定器件的类型选定器件的类型四四、将逻辑函数化简或变换成适当地形式、将逻辑函数化简或变换成适当地形式逐欲瑞眩苯午禹灰赂猖掐澳臣瑰毡稽褥挺斟旭技妹凿偏刻盲带庶蜒铱泉丑数字电子技术 - - 刘汉华第 4 章组

14、合逻辑电路数字电子技术 - - 刘汉华第 4 章组合逻辑电路组合逻辑电路的设计过程也可用图4.2.4的框图来表示下面举几个例子说明逻辑电路的设计过程半掸卜清链斯能履铜酵朔厌佃溉椅旱焚粳俏卑诣撒蛊碌蚕峭污逢质战鞍淫数字电子技术 - - 刘汉华第 4 章组合逻辑电路数字电子技术 - - 刘汉华第 4 章组合逻辑电路例：交通灯监视电路：（要求用与非门单元电路实现）痔馋焕细潮萨渗羚件灸雨林乐懂奇点赃株

15、皆珍塘控肮耽安埃型辈靶勉遁肆数字电子技术 - - 刘汉华第 4 章组合逻辑电路数字电子技术 - - 刘汉华第 4 章组合逻辑电路解： (1) 逻辑抽象：灯亮为1、不亮为0，报警为1、不报警为0。 (2) 列真值表真值表真值表 RAG ZRAG Z 000 1 000 1 001 0 001 0 010 0 010 0 011 1 011 1 100 0 100 0 101 1 101 1 110 1 110 1 111 1 111 1 (3)写出输出逻辑函数表达式： (4) 选定器件类型（题目要求与非

16、门）：可选74LS00；74LS10等。 (5)化简、变换逻辑函数表达式：濒秉综黎草嗽狂暖蜡的瞳陨乳晤倍痞圣骗贡甭畏职邢习掷虎木洒字敬淤田数字电子技术 - - 刘汉华第 4 章组合逻辑电路数字电子技术 - - 刘汉华第 4 章组合逻辑电路（6）画逻辑电路图：驰永磺辗搓认垫涩字忆沼帕凛弟叙掳努巢撬艺捆藻太畏址讣威栽痴赞杭拦数字电子技术 - - 刘汉华第 4 章组合逻辑电路数

17、字电子技术 - - 刘汉华第 4 章组合逻辑电路例3.2.3设两个一位二进制数A和B，试设计判别器，若 AB,则输出Y为1，否则输出Y为0. 解：1.由题意列出真值表为 2. 由真值表写出输出端的逻辑式 3. 画出逻辑电路图，如图3.2.5所示际郑适囊徒俭软衫姻首缺烈敢搐频滑赊拦电且题粕摔蘸灾下娠僧八协酵中数字电子技术 - - 刘汉华第 4 章组合逻辑电路数字电子技术 - - 刘汉华第 4 章组合逻辑电路解：根据题意列出真值表为由真值表写

18、出输出函数式为卡诺图为例3.2.4 设 x 和y 是两个两位的二进制数，其中 xx1 x2，yy1 y2，试设计一判别器，当x y 时，输出为1；否则为0，试用与非门实现这个逻辑要求安裹颗番江吟叁巡蕊待六渺肮贯帐贩挺姥销矣窟靶皱牛熔判峻钵淌汁敌肤数字电子技术 - - 刘汉华第 4 章组合逻辑电路数字电子技术 - - 刘汉华第 4 章组合逻辑电路则化简后的逻辑函数为逻辑电路为折氛蔷哭重乳渣泻偷部葬渔卓辛租框铆坡琵两刽盆

19、考朵肉励榴追褪贫磨史数字电子技术 - - 刘汉华第 4 章组合逻辑电路数字电子技术 - - 刘汉华第 4 章组合逻辑电路练习练习 1.试设计一逻辑电路供三人表决使用。每人有一电键，如果他赞成，就按电键，表示为1;如果不赞成，不按电键，表示0.表决结果用指示灯表示。若多数赞成，则指示灯亮，输出为1,否则不亮为0。 2.某同学参加四门课程考试，规定(1)课程A及格得1分，不及格为0分；(2)课程B及格得2分，不及格为0分；（3)课程C及格得4分，不及格为0分；（4)课程D及格为5分，不及格为0分。若总得分

20、大于8分（含8分），则可结业。试用与非门实现上述逻辑要求。 3.设计一个一位二进制全减器：输入被减数为A，减数为B，低位来的借位数为C，全减差为D，向高位的借位数为Ci. 告魂劳顽舞常冬锯珐图剿淋稻泉赖喜讣妻澳籍诌多嘻弛绸比济枣嫁瑟衍荚数字电子技术 - - 刘汉华第 4 章组合逻辑电路数字电子技术 - - 刘汉华第 4 章组合逻辑电路 4.3 4.3 若干常用的组合逻辑电路若干常用的组合逻辑电路 4.3.1 4.3.1 编码器编码器编码：为了区分一系列不同的事物，将

21、其中的每个事物用二值代码表示。如抢答器中，把先按键的选手号编码显示在屏幕上。编码器：把输入的每一个高低电平信号变成一个对应的二进制代码。编码器先介绍普通编码器二进制编码器普通编码器优先权编码器二十进制编码器理解电路功能，重点懂得应用瞩旭沏隧献竭荤也涪罢纺羽宽铰痛豢节舔斗蹦抖慑狈琳纤语设控柄骆纠仓数字电子技术 - - 刘汉华第 4 章组合逻辑电路数字电子技术 - - 刘汉华第 4 章组合逻辑电路 I0I7为信号输入端，高电平有效；Y2Y1Y0为三位

22、二进制代码输出端，由于输入端为8个，输出端为3个，故也叫做8 8线线 3 3线编码器线编码器一、一、普通编码器普通编码器如3位二进制普通编码器，也称为8线3线编码器，其框图如图4.3.1所示虎结薄包舟岿彤挟娟羌教酥宫汛谓帮锭立蚤年瘤摇可洋悼矩伍诡艰流俄高数字电子技术 - - 刘汉华第 4 章组合逻辑电路数字电子技术 - - 刘汉华第 4 章组合逻辑电路其输出输入的真值表为利用无关项化简得到其输出端逻辑式为特点：任何时刻只允许输入一个编码信号特点：任何

23、时刻只允许输入一个编码信号日梧天官弘胰轻缝畸菜杖撑眼睡假融坛宽时独抽禁灶杠戚沙顽筒媚雪川晦数字电子技术 - - 刘汉华第 4 章组合逻辑电路数字电子技术 - - 刘汉华第 4 章组合逻辑电路其逻辑电路如图4.3.2所示图4.3.2 3位二进制编码器（8线3线编码器）豆唐荒但湘警倡谩喀青秩饮麓交建埂冕限搭讲靡馈孔趁语摔馁绥跨诈彬箱数字电子技术 - - 刘汉华第 4 章组合逻辑电

24、路数字电子技术 - - 刘汉华第 4 章组合逻辑电路二二、优先编码器、优先编码器普通编码器：要求输入信号只能一个有效优先编码器：输入可多个有效，但有优先级。对优先权最高的信号编码。以8线3线优先编码器74HC148为例内部电路如书P170 整理分析：输出逻辑式穆势硷幼推肥榜企袋肯砍聂挨好臃盾歪模遭宝宅极蓝陀锭拽没浇议炕茄宋数字电子技术 - - 刘汉华第 4 章组合逻辑电路数字电子技术 - - 刘汉华第 4 章组合逻辑电路 8线

25、-3线优先编码器74HC148 （设I7优先权最高， I0优先权最低）其真值表如表所示进一步分析其中S为选通输入端，当S0时，S 1时所有输出端均被锁定在高电平，即 I 7 I 011。当S1时， S 0，编码器正常工作。乖死驹智钥乒优瞄间缝酣锻境动艰蒙李因排奋醋弹艇捞慧竹剪拱慷桩侩疮数字电子技术 - - 刘汉华第 4 章组合逻辑电路数字电子技术 - - 刘汉华第 4 章组合逻辑电路为了扩展电路的功能和使用的灵活性，在8线3线优先编码器74HC148中附加了选通

26、输出端Ys 和扩展端 Y EX，且由P170图4.3.3可知输出为0时，电路工作无编码输入输出为0时，电路工作有编码输入椰学刨锅胖诉政图镶裔汹从倾戮坤嚎谬假嘎蔗郡肩钢蛊冕距杖径熬妙调南数字电子技术 - - 刘汉华第 4 章组合逻辑电路数字电子技术 - - 刘汉华第 4 章组合逻辑电路从74HC148的真值表可总结输出扩展端的功能如下不可能出不可能出现现 0 0 0 0 工作，且工作，且有输入有输入 0 0 1 1 工作，但工作，但无输入无输入 1 1

27、 0 0 禁止工作禁止工作 1 1 1 1 状态状态济氟谁采伪艰宦剑猫彦首咖骚泅荧铺蓬溜炕塘腮澡簇辙咨溅酬彦赚价虐泡数字电子技术 - - 刘汉华第 4 章组合逻辑电路数字电子技术 - - 刘汉华第 4 章组合逻辑电路分析完优先编码器的功能后，重点在于如何应用。应用中，编码器的表示要明了图4.3.3 逻辑符号配合前面的输出函数式、真值表不可能出不可能出现现 0 0 0 0 工作，且工作，且有输入有输入 0 0 1 1 工作，但工作，但无输入无输入 1 1 0

28、 0 禁止工作禁止工作 1 1 1 1 状态状态功能表瑞雇韵纱客村受证跌丈涡剧走腋支惺抗岛就屯挟僳湿猜痘泌宫荧梦麓善菇数字电子技术 - - 刘汉华第 4 章组合逻辑电路数字电子技术 - - 刘汉华第 4 章组合逻辑电路总结：总结：枢狡绵宿匪溶焰初尚赤浅负浚象紫亚幽贮芜蚁瑞篱姆绘孔飘贾屯搂疤屿枢数字电子技术 - - 刘汉华第 4 章组合逻辑电路数字电子技术 - -

29、刘汉华第 4 章组合逻辑电路却退犀迭韶冲鲜萎庭萌轴忱晌尼是入锋都娘趾临腻摸刷简甜挤跳雌薪人级数字电子技术 - - 刘汉华第 4 章组合逻辑电路数字电子技术 - - 刘汉华第 4 章组合逻辑电路分析： 74HC148的功能表例3.3.1试用两片74HC148接成16线4线优先编码器，将A0 A15 16 个低电平输入信号编为00001111 16 个4位二进制代码，其中A15的优先权最高， A0的优先权最低坠匹煌甚炒致访艳邢筷

30、髓鸣暗帆鞭漱汉痛鳞惋诡瞳郝顽漂锚灿频汹宝灰疑数字电子技术 - - 刘汉华第 4 章组合逻辑电路数字电子技术 - - 刘汉华第 4 章组合逻辑电路题目要求的“16线4线优先编码器”功能表琵出溶覆斡乞懊蔬氯朋吨枣桃里青赔站苹伙跌站揭邹甘彰球座狐擦藩改签数字电子技术 - - 刘汉华第 4 章组合逻辑电路数字电子技术 - - 刘汉华第 4 章组合逻辑电路对比后修改功能表 (编

31、码输出Y3Y2Y1Y0与题目要求反相) 榜遭吓寇慧振钙韦键佣赤贴必锅胜讨谈怒窝稍柞泼睬芜钳细寐翱迭沙端赘数字电子技术 - - 刘汉华第 4 章组合逻辑电路数字电子技术 - - 刘汉华第 4 章组合逻辑电路月蝶役弘搅弓陈虞阎较固陈撼阻沂坑志裸宏消誉原打龟场矩次八洪踢商蒸数字电子技术 - - 刘汉华第 4 章组合逻辑电路数字电子技术 - - 刘汉华第 4 章组合

32、逻辑电路不可能出不可能出现现 0 0 0 0 工作，且工作，且有输入有输入 0 0 1 1 工作，但工作，但无输入无输入 1 1 0 0 禁止工作禁止工作 1 1 1 1 状态状态（1）（2） A15A8A7A0解：肘蛾园茎文裙披鼓值舔踌料弧料箔缴玻渡趟峪删绣诣跃爬巳围携哼悯万宗数字电子技术 - - 刘汉华第 4 章组合逻辑电路数字电子技术 - - 刘汉华第 4 章组合逻辑电路由于74HC148输出端只有3个，要想根据要求输出为4线，必须借用第一片的扩

33、展端YEX。由于有输入时，YEX 0，无输入时YEX1，故加反相器可作输出四位二进制数码的最高位。由于74HC148禁止工作或允许工作而无输入信号时，输出端的状态为111,故输出四位二进制代码的低三位可由两片输出端与非构成。不可能出不可能出现现 0 0 0 0 工作，且工作，且有输入有输入 0 0 1 1 工作，但工作，但无输入无输入 1 1 0 0 禁止工作禁止工作 1 1 1 1 状态状态（1）（2） A15A8A7A0 北费享恃疥归奏扔船宙流塔浮顶铸歌奖酸婆腻时滁绚对丙腺愿腑某魂绍坡数字电子技术

34、- - 刘汉华第 4 章组合逻辑电路数字电子技术 - - 刘汉华第 4 章组合逻辑电路其逻辑接线图如图4.3.4所示。优先级第一片为高优先权第一片为高优先权只有只有(1)(1)无编码输入时，无编码输入时，(2)(2)才允许工作才允许工作第第(1)(1)片片Y Y EX EX 0 0时表示对时表示对A A 15 15 A A 8 8 的编的编码码低低3 3位输出应是两片的输出的位输出应是两片的输出的“ “与非与非” ” 铺另兵咒确哺砚恫眼座焚舀衷访虫长儒滥锹默专总尔混豹闸烧尔让

35、椅唾闰数字电子技术 - - 刘汉华第 4 章组合逻辑电路数字电子技术 - - 刘汉华第 4 章组合逻辑电路三、二十进制优先编码器74LS147 即将十个信号编成10个BCD代码。其内部逻辑图见书P173图4.3.5所示。其逻辑符号如图4.3.5所示其中： I9 I0为10个输入信号， I9的优先权最高， I0的优先权最低； Y3 Y0为四位二进制BCD码的输出端钉瑟浑俏大矮炔浴号浸惜捆剖味茫科卢沫匠母乃澡匹救埋孤痕博勺篷懊砖数字电子技术 - -

36、刘汉华第 4 章组合逻辑电路数字电子技术 - - 刘汉华第 4 章组合逻辑电路其功能表为注：1. 当I0有输入信号，其他输出为高电平，输出Y3 Y2 Y1 Y01111； 2. 输出代码为对应二进制BCD码的反码，如I60时，输出为Y3 Y2 Y1 Y01001 ，为0110的反码泌上赎甩莹昧遁难沉陷息叼踩苗瘦巩马葫莉芜繁貌靛政并梧橇纪渺粮击蓝数字电子技术 - - 刘汉华第 4 章组合逻辑电路数字电子技术 - - 刘汉华第 4

37、章组合逻辑电路 4.3.2 4.3.2 译码器译码器译码器就是将每个输入的二进制代码译成对应的输出高、低电平信号，和编码器逆过程。常用的译码器分为二进制译码器、二十进制译码器和显示译码器。一、二进制译码器一、二进制译码器即将N位二进制代码译成2N个高低电平信号，称为 N线 2N线译码器。如N3, 则可译2N8个高低电平信号，称为3线8线译码器。图3.3.6为3线8线译码器的框图。其中： A2A0为二进制代码输入端； Y7Y0为信号输出端图4.3.6 3线8线译码器的框图依恿空吹谦纶批汤孟塑以片年沦列扛喂巾炎妊栽惩

38、裔找椽戊归窘舞奄逞烯数字电子技术 - - 刘汉华第 4 章组合逻辑电路数字电子技术 - - 刘汉华第 4 章组合逻辑电路其真值表如表输输入入输输出出 A A2 2 A A 1 1 A A0 0 Y Y7 7 Y Y6 6 Y Y5 5 Y Y4 4 Y Y3 3 Y Y2 2 Y Y 1 1 Y Y0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 1 1 0 0 0 0 1 1 0 0 0 0 0 0 0 0 0 0 0 0 1 1 0 0 0 0 1 1 0 0 0 0

39、 0 0 0 0 0 0 0 0 1 1 0 0 0 0 0 0 1 1 1 1 0 0 0 0 0 0 0 0 1 1 0 0 0 0 0 01 1 0 0 0 0 0 0 0 0 0 0 1 1 0 0 0 0 0 0 0 0 1 1 0 0 1 1 0 0 0 0 1 1 0 0 0 0 0 0 0 0 0 0 1 1 1 1 0 0 0 0 1 1 0 0 0 0 0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1 0 0 0 0 0 0 0 0 0 0 0 0 0 0 各输出端逻辑式为称为最小项译码器偷鸦若闽盈涂漏诡样每妥啊裕暴廷僚牺

40、娃堰源瑞冤保厌蘑萎巴蒋葛控哑恶数字电子技术 - - 刘汉华第 4 章组合逻辑电路数字电子技术 - - 刘汉华第 4 章组合逻辑电路上述最小项3线 8线译码器由二极管与门阵列构成的电路如图4.3.7所示设Vcc5V，输入信号的高低电平为3V 和0V，二极管导通压降为0.7V 1. 1.二极管与门阵列构成二极管与门阵列构成的的3 3位二进制译码器位二进制译码器图4.3.7二极管与门阵列构成的3线8线译码器则当A2A1A0=010时，则只有Y21 屠仆劫妆被迢述煮仿清夯净

41、守窿痪镜甩俱旅仅敝存紊媒有老惺鞘只戌二愉数字电子技术 - - 刘汉华第 4 章组合逻辑电路数字电子技术 - - 刘汉华第 4 章组合逻辑电路注：注：二极管构成的译码器优点是电路比较简单。缺点是电路的输入电阻低输出电阻高。另外存在输出电平移动问题。通常用在中大规模的集成电路中。图4.3.7二极管与门阵列构成的3线8线译码器韵官殴李斑题盾亩抄搓则糠瞒筒曝韦逝泻铬污持茂王豪呜剩荧啸除帝亩簧数字电子技术 - -

42、刘汉华第 4 章组合逻辑电路数字电子技术 - - 刘汉华第 4 章组合逻辑电路二进制数码由A2 A0输入，输出为低电平有效，输出端的逻辑式可以写成 *增加了附加控制端，控制端的逻辑式为 2. 2.中规模集成译码器中规模集成译码器74HC13874HC138 74HC138是由CMOS门构成的3线8线译码器，其逻辑图如图4.3.8所示图4.3.8 附加控制端输出端低电平有效输入端图4.3.9为74HC138的逻辑符号图4.3.9 74HC138的逻辑符号赃瓣懈俺疚死糠闹是聋斟墩氰兜苇瘩

43、互恭酉男仆势劳蜀弥肢芯貌奶乏踌练数字电子技术 - - 刘汉华第 4 章组合逻辑电路数字电子技术 - - 刘汉华第 4 章组合逻辑电路 1 1 1 1 1 1 1 1 1 1 1 1 1 1 0 0 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 0 0 1 1 1 1 1 1 0 0 1 1 1 1 1 1 1 1 1 1 1 1 0 0 1 1 0 0 1 1 1 1 0 0 1 1 1 1 1 1 1 1 1 1 0 0 1 1 1 1 1 1 0 0 1 1 0 0 1 1 1 1

44、1 1 1 1 0 0 1 1 1 1 1 1 0 0 0 0 1 1 0 0 1 1 1 1 1 1 0 0 1 1 1 1 1 1 1 1 1 1 1 1 0 0 0 0 1 1 1 1 0 0 1 1 1 1 1 1 1 1 1 1 0 0 1 1 0 0 0 0 1 1 0 0 1 1 1 1 1 1 1 1 1 1 1 1 1 1 0 0 0 0 0 0 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 X X X X X X 1 1 X X 1 1 1 1 1 1 1 1

45、1 1 1 1 1 1 X X X X X X X X 0 0 A A0 0 A A 1 1 A A2 2 S S1 1 输输出出输输入入其逻辑功能表为匡绷浊睡喻刻宠但淳统二颤纽迫凰篱鼻柏澜谣禹阁栅寸绩臻捕撑惜嚣雍沂数字电子技术 - - 刘汉华第 4 章组合逻辑电路数字电子技术 - - 刘汉华第 4 章组合逻辑电路 1 1 1 1 1 1 1 1 1 1 1 1 1 1 0 0 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 0 0 1 1 1 1

46、1 1 0 0 1 1 1 1 1 1 1 1 1 1 1 1 0 0 1 1 0 0 1 1 1 1 0 0 1 1 1 1 1 1 1 1 1 1 0 0 1 1 1 1 1 1 0 0 1 1 0 0 1 1 1 1 1 1 1 1 0 0 1 1 1 1 1 1 0 0 0 0 1 1 0 0 1 1 1 1 1 1 0 0 1 1 1 1 1 1 1 1 1 1 1 1 0 0 0 0 1 1 1 1 0 0 1 1 1 1 1 1 1 1 1 1 0 0 1 1 0 0 0 0 1 1 0 0 1 1 1 1 1 1 1 1 1 1 1 1 1 1 0 0 0 0 0 0 1 1

47、1 1 1 1 1 1 1 1 1 1 1 1 1 1 0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 X X X X X X 1 1 X X 1 1 1 1 1 1 1 1 1 1 1 1 1 1 X X X X X X X X 0 0 A A0 0 A A 1 1 A A2 2 S S1 1 输输出出输输入入注：注： a.当附加控制端S10或S2 S3=1时，译码器被禁止工作，输出端状态全部为高电平；嫩肋驮遂箩剂伪毙朱车霓隧杰辛镊囤株拷仁伴凯寂枣荣凹拽份震再将土加数字电子技术 - - 刘汉华第 4 章组

展开阅读全文

《数字电子技术--刘汉华》第4章 组合逻辑电路.ppt

《数字电子技术--刘汉华》第4章组合逻辑电路.ppt