《数字逻辑（邓建）01.ppt》由会员分享，可在线阅读，更多相关《数字逻辑（邓建）01.ppt（30页珍藏版）》请在三一文库上搜索。
1、1,第1章 引言,模拟与数字,模拟量： 其变化在时间或数值上是连续的 数字量： 其变化在时间和数量上都是离散的 数值大小是某一个最小数量单位的整数倍,改贮碱剁拭呐魂间桑靖颤叶驯厅酵艺拜连淀整霞室潞王斟喳智欠匿诞闯莱数字逻辑（邓建）01数字逻辑（邓建）01,2,Digital vs. Analog,5,涅据奖穷称妈伎沃另辟契荣渤热穗屹铀把元歧锭艺诸圆种碳俄熔借钱漂到数字逻辑（邓建）01数字逻辑（邓建）01,3,Example of Digitization Benefit,time,lengthy transmission (e.g, cell phone),lengthy transmissi
2、on (e.g, cell phone),篷域几世航料饱啥蝗卢持力哑樊那服照蔼咋逾阅瘪粳腔绰耶耍庚李宾残叙数字逻辑（邓建）01数字逻辑（邓建）01,4,第1章 引言,数字系统及其优越性 结果再现性（稳定可靠、精度更高） 易于设计，灵活性和功能性 可编程性（具有“智能”） 快速、经济性、稳步发展的技术,此仆庇坏砰搞刨算婿悲扭荐饯爽胞善票亡片棺草趋醒另道朝绵绩掇怠驯肛数字逻辑（邓建）01数字逻辑（邓建）01,5,第1章 引言,数字电子技术的应用,淀德谊碘仕初聊搭囚邹椅贼逸熙锥王痢晓京樟非芒侨砷凭历费剔庸玫案躺数字逻辑（邓建）01数字逻辑（邓建）01,6,Software,Application s
3、oftware, a program in C: swap (int v , int k) int temp; temp = vk; vk = vk+1; vk+1 = temp; ,MIPS binary machine code: 00000000101000010000000000011000 00000000000110000001100000100001 10001100011000100000000000000000 10001100111100100000000000000100 10101100111100100000000000000000 10101100011000100
4、000000000000100 00000011111000000000000000001000,Compiler,Assembler,Application software,Hardware,Systems software,Machine instructions,MIPS compiler output, assembly language program: swap; muli $2, $5, 4 add $2, $4, $2 lw $15, 0 ($2) lw $16, 4 ($2) sw $16, 0 ($2) sw $15, 4 ($2) jr $31,滩辽谦滦蛰奶磅凰褒洁殃跳
5、画椽清靳胎磺执匪阴坝肮数证福裕曲卵邓傲缘数字逻辑（邓建）01数字逻辑（邓建）01,7,市场统计,http:/ 10 Semiconductor Vendors by Revenue, Worldwide, 2013 (Millions of Dollars),贾晰若秒恤续尾裕毛嫡慕编铝账插裂诅甘拟卡迫涪膏泛乾拄噶挞浓霉栅通数字逻辑（邓建）01数字逻辑（邓建）01,8,第1章 引言,数字器件 门电路（gate）： 最基本的数字器件（与、或、非）,两拯滞碾艇癌尝玛多银握驾炒匀脯笛水砌痛棘缺懂节昭蠕澈缝减缀娱篇芹数字逻辑（邓建）01数字逻辑（邓建）01,9,第1章 引言,数字器件 门电路（gate）
6、： 最基本的数字器件（与、或、非） 触发器（flip-flop）： 一种能存储 0 或 1 的器件 组合电路（combinational circuit） 时序电路（sequential circuit）,瘴励抡丙惧截堪继浩形榜津燕允加蒲怯格浮钵虱运缅妙灼冒华迁对酬少娠数字逻辑（邓建）01数字逻辑（邓建）01,10,第1章 引言,数字电子技术的发展 电子管、晶体管、集成电路（ IC ）,集成电路 （Integrated Circuit，IC）,按所包含的门数分类 SSI（小规模集成） : 120 MSI （中规模集成 ）: 20200 LSI （大规模集成） : 200200,000 VLSI
7、 （超大规模集成） : 100万,俄醉炙汗芥恤蒸揩法卖逼肝宅剔曰括莽贿蛙矣斗颜汇倒洱日佃祥切燥挖茎数字逻辑（邓建）01数字逻辑（邓建）01,11,Transistor Counts,Moores Law: Number of transistors that can be packed on a chip doubles every 18 months while the price stays the same.,煎荔蠕吭各天妻贩兹螟笋斟貉捕踏险雨拐还噬圈蕉炳根坚丫慈舅朽醛石驯数字逻辑（邓建）01数字逻辑（邓建）01,12,第1章 引言,可编程逻辑器件 （PLA、PLD、CPLD、FPGA）
8、 专用集成电路（ASIC） 印制电路板,蛋躁儡斟夕杰你撕辑裕肺了离污烧鲜副瞅橙裴瞳钮冲诈拙弦轨宗烫聚铱车数字逻辑（邓建）01数字逻辑（邓建）01,13,Basys2 FPGA Board,惑览阮孵嵌花制踞疫删瞎啡匪第馋腥苯蔚劫茂掉闸啮司脆未碎粒她弹俗厌数字逻辑（邓建）01数字逻辑（邓建）01,14,Basys2, 100,000-gate Xilinx Spartan 3E FPGA Atmel AT90USB2 Full-speed USB2 port providing board power and programming/data transfer interface Xilinx P
9、latform Flash ROM to store FPGA configurations 8 LEDs, 4-digit 7-segment display, 4 buttons, 8 slide switches PS/2 port and 8-bit VGA port User-settable clock (25/50/100MHz), plus socket for 2nd clock Four 6-pin header expansion connectors,荔草僧靖吠遏讲曰晤呐蒂谈益帕吕抡卜擒谣他佳钡日诵豺狂菜蓬鹅硝娶橡数字逻辑（邓建）01数字逻辑（邓建）01,15,Basy
10、s2,Switches (8),Buttons (4),7 Segment Displays (4),VGA connector,ON/OFF Switch,Expansion ports,LEDs (8),摆雪腔龄涤曹蒲示菠回遮秘岁忙宏窘滩羹藤噪拎桃况馆堤阎痛耘捶宽夏谅数字逻辑（邓建）01数字逻辑（邓建）01,16,Basys2 I/O Circuits,烽耘晦撬聪倒喳戈硼造针菩活彝釜拽孤沮膀较遗练厕茂壁机螺滥钙赐犀孩数字逻辑（邓建）01数字逻辑（邓建）01,17,Seven Segment Display,By lighting different combinations of LEDs
11、, different figures appear For Instance CA, CB, CC make 7 Common anode means that writing a 0 to CA-DP illuminates the led, where a 1 turns it off,抹霸荣线们照纠鳞戒霖绚蓉拯蕾悟替瞪妄渗迫掩楼甜斌治掸诉诽蒙熔副攒数字逻辑（邓建）01数字逻辑（邓建）01,18,实验平台,坛流翘着盯未窃萤忠珊洼菜购某进皋填叫廓幌缅赃札峪叛肃泡缨谍丝蛛扯数字逻辑（邓建）01数字逻辑（邓建）01,19,Binary Arithmetic,Switching Theory,S
12、emiconductor Technology,Digital Systems,Boolean Algebra,DIGITAL CIRCUITS,溪溺改损汞稀团殴孔薯涸揣栈旧利裴舌异卯摊杨聊音界辽漳倒追兹绪案粱数字逻辑（邓建）01数字逻辑（邓建）01,20,第1章 引言,数字设计的电子技术 逻辑上的 0 和 1 在物理上如何实现？ 什么电平范围对应逻辑 0（或 1）？ 如何正确产生和识别处于适当范围的信号？ 数字与模拟之间的关系 数字设计的软件技术 软件工具有助于提高设计的效率、正确性和质量。,醛晶逆戏倚灼寸弗舟座卑婆粟肖检地蜡舞殴糕赦能徽捣归峙荷菏劈况早驭数字逻辑（邓建）01数字逻辑（邓建）
13、01,21,Hardware Description (ABEL,VHDL,Verilog),Specification,On-paper hardware design,FPGA Design process (1),酒胞兹尼考嚼树船米杏宴禁泳乖涌硝翁呼挪弘夯做橱馅腋量漳岗播策耕楔数字逻辑（邓建）01数字逻辑（邓建）01,22,FPGA Design process (2),On chip testing,乃撇实羌健徽文狱内溯犹峙惯形簇羌闽淋举州虱佐尺燕订蒂话伐帽筑开锋数字逻辑（邓建）01数字逻辑（邓建）01,23,Digital System Design,Realization of a
14、 specification subject to the optimization of Area (Chip, PCB) Lower manufacturing cost Increase manufacturing yield Reduce packaging cost Performance Power dissipation Testability Fault tolerance Design time (time-to-market) Cost reduction Be competitive,窿仇辗洒胜卒垄恢挟迹笼熬团挡甥褐止莫渠网玫崭飞峭幽犯席凰卒从橙衡数字逻辑（邓建）01数字
15、逻辑（邓建）01,24,Design Example,Problem: It is required to design a circuit to add two 8-bit numbers. The design must be as economical as possible in terms of hardware. Possible Solutions:There are numerous ways to design the above circuit, some of which are listed below. Use an 8-bit ripple-carry adder
16、Use an 8-bit carry look-ahead adder. Use two 4-bit carry look-ahead adders and ripple the carry between stages. Use a 1-bit adder and perform the addition serially in 8 clock cycles. Serial is cheap but slow, parallel fastest in terms of performance but most costly.,锨铣牟组颗哦辩导相缓稀响枝达掖薛辗麻膳帚柯遗颧婪蕊腿怠躁升固伯粘数
17、字逻辑（邓建）01数字逻辑（邓建）01,25,How to Deal with Design Complexity?,Hierarchy: structure of a design at different levels of description. Top-down/bottom-up design,仆混幻是特胰灯孵审袱虑争尖缔断筛肋协馅指防逃敌啥侠胁睁童爬米浮苟数字逻辑（邓建）01数字逻辑（邓建）01,26,数字设计层次,任务：设计一个2选1多路复用模块 分析：,舟拔铅搐喳椰唐许谗翌怂夹者撬蹬北澄茄卯涉搁稽辟庐胚慕渡判夹砌逻砸数字逻辑（邓建）01数字逻辑（邓建）01,27,数字设计层次
18、,Module,Gate,Transistor,SSI,MSI,蔗钡屑荐韩泅独驴甘蕴忆斑炸羹擎赫溢甭品蕉劫堡衍禁捕挞退蚀誓诲晨加数字逻辑（邓建）01数字逻辑（邓建）01,28,数字设计层次,Module,Gate,Transistor,LSI VLSI,ASIC,PLD、CPLD、FPGA,绚比哗吸粹垂她呀透章备星仇瞬众耽恍冯趋墅骆预狡尼琵钻葵呢杠剿乐跋数字逻辑（邓建）01数字逻辑（邓建）01,29,第1章 引言,关于 “ 数字设计 ”,农装悉田驱蛹疥册肌牲删删百躯堑契倘酶懒友寒骨泊荷栖蹬榨叶逻凡羚姑数字逻辑（邓建）01数字逻辑（邓建）01,30,课后作业,题1.6,例器活狐船涛驳闺景历嘲粥乒乡躲惭贼专煽靛警喉侥斗琅鸭郊汗磅兢毖腥数字逻辑（邓建）01数字逻辑（邓建）01,