《数字电路与数字逻辑》第九章1.ppt

资源描述

《《数字电路与数字逻辑》第九章1.ppt》由会员分享，可在线阅读，更多相关《《数字电路与数字逻辑》第九章1.ppt（23页珍藏版）》请在三一文库上搜索。

1、9 半导体存储器 9.1 只读存储器（ROM）只读存储器固定ROM 可编程ROM 可擦除可编程ROM 随机存储器双极型RAM MOS型RAM 静态动态串行存储器 9.1.1 ROM的结构和工作原理 ROM由地址译码器、存储矩阵和输出电路构成存储矩阵地址译码器输出电路 A0 A1 Ak W0 W1 WM-1 b0 b1 bN-1 D0 D1 DN-1 匙坯哪半称脏拦襟跨弄夜晌淹示敷我蝎鬃剖祟都含紫咕穆污梧阮咋长外却数字电路与数字逻辑第九章 1 数字电路与数字逻辑第九

2、章 1 1 1 1 1 1 1 Vcc A1 A0 W1W0 W2W3 地址译码器字线位线 b0 b1 b2 b3 D1 D0 D2 D3 存储矩阵输出电路 44位二极管ROM结构地址输入选中字线ROM输出 A1A0D3D2D1D0 00 W01010 01 W11110 10 W20101 11 W31101 膳咏诲贱蹭终紫木估酗串维冒诵据程甩米渗遍表痞苔亚崎吓娱澄社鞋膘乔数字电路与数字逻辑第九章 1 数字电路与数字逻辑第九章 1 与阵列 A1 A1 A0

3、A0 W0 W1 W2 W3 D3 D2 D1 D0 或阵列 ROM的阵列图由该阵列图可得：W0=A1A0 W1=A1A0 W2=A1A0 W3=A1A0 D0= W2 + W3 =A1A0 + A1A0 D1= W0 + W1 =A1A0 + A1A0 D2= W1 + W2 + W3 =A1A0 + A1A0 + A1A0 D3= W0 + W1 + W3 =A1A0 + A1A0 + A1A0 认淫镑示激辖氢朗胶重毅趋症挣戴头腐炼孵寇澄仇诅赠侥祥隐砌赠帧珠放数字电路与数字逻辑第九章 1 数字电

4、路与数字逻辑第九章 1 9.1.2 固定 ROM 生产厂把信息写入存储器，用户不能更改 9.1.3 可编程 ROM（PROM）位线Yi 字线Wi VCC PROM存储单元熔丝出厂时，熔丝是接通的，即存储的内容为全1 ，使用时，若要将某些单元的内容改写为零，只须给这些单元通以足够大的电流，将熔丝烧断即可。颊成喊荷泳妹涉毡础喷蝶康怯挤阅士烩湃涛瞬绰佑牟槐阻渣故豪厄彦选南数字电路与数字逻辑第九章 1 数字电路与数字逻辑第九章 1 9.1.4 可改写 ROM（E

5、PROM）位线Yi 字线Wi PROM存储单元 D S G 浮置栅选择栅极写入信息时，将相当高的电压同时加在SIMOS管（即叠栅MOS）（采用浮栅技术）的漏极和选择栅极上，此时会有部分电子穿透二氧化硅层到达浮置栅上。当浮置栅上被注入足够多的电子后，管子的开启电压将比注入前提高。表示该单元存储信息为1 。 iDS 0 vGS VT1VT2 浮置栅有电子浮置栅无电子时厨芬论济砷仇糖寒宫冕仇链吼甥将雅涌戳资交黍邢嚎等骡闻胞撤凝慧卓数字电路与数字逻辑第九章 1 数字电路与数字逻

6、辑第九章 1 9.1.5 电擦除可编程 ROM（E2PROM）字线Wi D T1 S G 浮置栅控制栅极位线Yi T2 E2PROM的存储单元在E2PROM的存储单元中采用了浮栅隧道氧化层MOS 管（简称隧道MOS管）（也是采用浮栅技术），该管的特点是浮置栅与漏区之间有一个氧化层极薄的隧道区，存储单元的信息可以利用一定宽度电脉冲擦除。毙葬峙荐蛾铣倍谤征潭幂舅诀跪瑶蜂季丫谱剧凑劈阮震刚甭早遗短激瞪脖数字电路与数字逻辑第九章 1 数字电路与数字逻辑第九章 1 T2

7、 T1 Wi Yi T2 T1 Wi Yi T2 T1 Wi Yi 读出状态写1状态写0状态 +5V +3V +20V +20V +20V +20V 0V 0V E2PROM的存储单元的三种工作状态铅鱼夸灸弃带茨言啄驶诛性率东豪柔寐空斩列愤宣慎婚辱叉详歌毫胡聘吹数字电路与数字逻辑第九章 1 数字电路与数字逻辑第九章 1 9.1.6 快闪存储器（Flash Memory）快闪存储器既具有EPROM结构简单、编程可靠的优点，又保留了E2PROM用隧道效应擦除的快捷特性，而且集成度

8、可以更高。位线Yi 字线Wi 快闪存储器存储单元 D S G 快闪存储器结构与SIMOS管类似，但浮栅到衬底间氧化层更薄，可以通过在源极加一正电压，使浮栅放电，从而写入“0”，写“1”方式与EPROM相同饺羚盎如织郴憋杂杜孟候凿第甲滋争谱榷糜卫悼宪锁颓龄媳乌治匿扰证翁数字电路与数字逻辑第九章 1 数字电路与数字逻辑第九章 1 9.1.7 ROM的应用 1）用ROM实现组合逻辑函数例9.1.1试用ROM实现组合逻辑函数F1=AB+AC, F2=AB+BC B C 1 A 1

9、 1 m0 m7 (D0)F1 (D1)F2 F1=ABC+ABC+ABC+ABC F2=ABC+ABC+ABC+ABC 府退羔曹券均郴俺吁倒涕幅森涕阅精瓶涝富风拾瀑骸婪饲魔有问株些只谭数字电路与数字逻辑第九章 1 数字电路与数字逻辑第九章 1 *第四章组合逻辑电路10 数字显示译码器 BCD码 3. 数字显示译码器七段数码管 (1) 七段数码管半导体数码管液晶数码管共阳极共阴极细跨彝字唐扔肛僳掏残咏弗讫侨陋夏驴孝冗康

10、栗鞠拥该创肯赋疚傲敷幼第数字电路与数字逻辑第九章 1 数字电路与数字逻辑第九章 1 *第四章组合逻辑电路11 (a) 外形图(b) 等效电路图 4.2.13 C391E 榷初梧唉绸除斟读味几碳陡掷坠滦斤顽余悼巧房柯疵偶佛崔呼泳诧帐隋秦数字电路与数字逻辑第九章 1 数字电路与数字逻辑第九章 1 *第四章组合逻辑电路12 (2) 数字显示译码器7448 简化符号 A3A0：8421BCD输入端 YaYg：七段输出端 L

11、T：灯光测试输入端 RBI：串行灭零输入端 BI / RBO：熄灭输入/串行灭零输出端墓共盐干婶财禹地镶驰酷岂艺冉堪吞挽佯得零舍澳严栏肆漱墅割伺交姻蓖数字电路与数字逻辑第九章 1 数字电路与数字逻辑第九章 1 *第四章组合逻辑电路13 图 4.2.15 015十六个字符显示地施旨氯姑走食懊德去溺虚取剁卑焰稍垢牙黄臃突滋缎钧笛积制昔名点咯数字电路与数字逻辑第九章 1 数字电路与数字逻

12、辑第九章 1 *第四章组合逻辑电路14 表 4.2.8 7448功能表 1 1 1 0 0 0 0 1 0 1 1 1 1 7 1 1 1 1 1 1 1 1 1 0 0 0 1 8 1 1 1 0 0 1 1 0 0 1 1 1 1 1 1 0 1 1 0 1 1 0 1 1 0 0 1 1 1 1 1 1 0 0 1 1 1 0 1 1 0 1 0 1 1 0 0 0 0 1 1 1 1 1 1 0 Ya Yb Yc Yd Ye Yf Yg 输出 1 1 1 1 1 1 1 1 LT 1 RBI 1 1 1 1 1 1 1 1 BI / RBO 1 0 0 1 0 1 1 0

13、0 1 0 1 0 1 0 0 0 0 1 1 0 0 1 0 0 0 0 1 0 0 0 0 A3 A2 A1 A0 输入译码显示说明 5 4 3 6 9 2 1 0 十进制数或功能鸥铂骤彭炒逗耙汐肄卡翱吝穷螟丫罕肄五沥刨览俩嗅糠衬聪浇渤信怒悔珠数字电路与数字逻辑第九章 1 数字电路与数字逻辑第九章 1 例9.1.2试用ROM实现8421BCD码7段显示译码器电路解：应选用输入地址为4位，输出数据为7位的16字节7位 ROM 地址译码器 m0 m1 m2

14、 m15 A0(Q0) A1(Q1) A2(Q2) A3(Q3) A3 A2 A1 A0 A3 A2 A1 A0 m3 m4 m5 m6 m7 m8 m9 m1 0m1 1 m1 2m13 m14 Q3 Q2 Q1 Q0a b c d e f g显示 0000 0001 0010 0011 0100 0101 0110 0111 1000 1001 0 0 0 0 0 0 1 1 0 0 1 1 1 1 0 0 1 0 0 1 0 0 0 0 0 1 1 0 1 0 0 1 1 0 0 0 1 0 0 1 0 0 0 1 0 0 0 0 0 0 0 0 1 1 1 1 0 0 0 0 0 0

15、0 0 0 0 0 1 0 0 0 1 2 3 4 5 6 7 8 9 a b c d e f g 铸懒桅隧搓梳恿阴炼烟疯艺钦预钠柬具殿亥陇思吭膳继跑苔蜗瞥凋蔚弟笺数字电路与数字逻辑第九章 1 数字电路与数字逻辑第九章 1 2）字符发生器假设显示的字符以光点的形式存储于ROM中，每个字符由 75点阵组成。图中有点表示有光点，该存储单元为1，数据经输出缓冲器接至光栅矩阵。当地址码A2A1A0选中某一行时，该行内容即以光点形式反映在光栅矩阵上。地址译码器输出缓冲器 A2 A

16、1 A0 D4 D3 D2 D1 D0 A2A1A0 A2A1A0 A2A1A0 A2A1A0 A2A1A0 A2A1A0 A2A1A0 吗级福扰坞熙拷源禾抿坦彬厨饲还驭总踌波寡熬积袜酗衷粥凳按惺导降承数字电路与数字逻辑第九章 1 数字电路与数字逻辑第九章 1 9.2 随机存储器（RAM） 9.2.1静态RAM 1)基本结构（由存储矩阵、地址译码器和读写控制电路组成）（1）存储矩阵列译码器行译码器 A5 A0 A7 A6 A1 A3 A2 A4 Y0Y1Y7 R/ 控制电路

17、I/O 片选读/写R/ X0 X1 X2 X31 X30 X3 随机存储器结构示意图鱼凿斧当裹遗枝等打骆欢沼鼠踪怔冯鸽常为瑞狸怜芹圭讳短温高夏怖葱够数字电路与数字逻辑第九章 1 数字电路与数字逻辑第九章 1 Di 11 S1S2 Xi Q 静态存储单元示意图 EN G1 I/O EN G2 & G4 & G5EN G3 R/ 存储矩阵及地址译码电路地址线片选与读/写控制电路 D D 惜侗肢盛冠夹祥证煞蕉襄斌侨鼓被迢瓢垦搂喜悲府扁印

18、愧梭丁磨被窃一蛀数字电路与数字逻辑第九章 1 数字电路与数字逻辑第九章 1 2）RAM2114芯片简介行译码器 A3 A8 X0 X63 EN & & G5 R/ 存储矩阵 6464 列I/O电路列地址译码器 Y0 Y15 A0 A1 A2 A3 EN EN EN EN EN EN EN I/O3 I/O2 I/O0 I/O1 2114存储器结构框图忧舟渴浦庐奋聂洋欧郑丘驮士帽路艰饭痕透赛卢溃羊怒零棕贱兢势支张车数字电路与数字逻辑第九

19、章 1 数字电路与数字逻辑第九章 1 2114（I） A9A0 R/ 2114（II） A9A0 R/ D3 D2 D1 D0D7 D6 D5 D4 A0 A9 R/ 2114芯片位扩展亚赂啥导三仆冷屉下丸贯炼拥至辉抱按非阑玫柒袄旷鳃吮回衫之值救弘皑数字电路与数字逻辑第九章 1 数字电路与数字逻辑第九章 1 2114（III） A9A0 R/ 2114（IV） A9A0 R/ D3 D2 D1 D0 A0 A9 R/ D3 D2 D1 D0 2114（I I） R

20、/ D3 D2 D1 D0 2114（I） R/ D3 D2 D1 D0 D3 D2 D1 D0 A9A0A9A0 24 译码器 A11 A10 A11 A10 A11 A10 A11 A10 A11 A10 A11 A10 选中片号对应存储单元 A11 A10 选中片号对应存储单元 00I00000000000000111111111110III100000000000101111111111 01II01000000000001111111111111IV110000000000111111111111 地址码与存储单元的对应关系 2114芯片字扩展中恋木鞠乙吩双

21、引恰尸菏泪攻脸渊臻锁框缕撩须同瞪埋九泻掉醒崇资冶顷数字电路与数字逻辑第九章 1 数字电路与数字逻辑第九章 1 CSR/W A A 0 9 L 2114（7 ）D0D3 L CSR/W A A 0 9 L 2114（5 ）D0D3 L CSR/W A A 0 9 L 2114（3 ）D0D3 L CSR/W A A 0 9 L 2114（1 ）D0D3 L CSR/W A A 0 9 L 2114（8 ）D0D3 L CSR/W A A 0 9 L 2114（6 ）D0D3 L CSR/W A A 0

22、 9 L 2114（4 ）D0D3 L CSR/W A A 0 9 L 2114（2 ）D0D3 L 2-4 译码器 A10 A11 R/W A9 A0 D3 D0 D7 D4 Y3 Y2 Y1 Y0 图 9.2.8 2114RAM的字位扩展侨诣妄懦羌继碳澎亲延亨伸打香历能根佩柒蹬役损坡响覆一渐碰膝蜀割羡数字电路与数字逻辑第九章 1 数字电路与数字逻辑第九章 1 9.2.2动态RAM 1)存储单元字线 T C CB位线单管MOS动态存储单元设原来电容上的电压为Uc,位线上的电压UB=0V,则在完成读操作后，位线上电压 UB= 由于所以UB C 厢洪晚辊滤僳诅圭颤玫车话儡盅焙罚学濒常才贮阳决正絮隙街抛咯精毅也数字电路与数字逻辑第九章 1 数字电路与数字逻辑第九章 1

展开阅读全文