第03章指令系统.ppt_三一文库31doc.com

资源描述

《第03章指令系统.ppt》由会员分享，可在线阅读，更多相关《第03章指令系统.ppt（44页珍藏版）》请在三一文库上搜索。

1、第三章 8086指令系统和汇编语言 3.1 寻址方式 1操作数的寻址方式 2转移地址的寻址方式返回本章首页娥减诈庶衔闹枣埂底夜仙浦挑懈周瘤惟噬挣颂师费粟但泅恐串孺绘伐呵庄第 0 3 章指令系统第 0 3 章指令系统 1操作数的寻址方式（1）立即寻址（2）寄存器寻址（3）直接寻址（4）寄存器间接寻址（5）寄存器相对寻址方式（6）基址变址寻址方式（7）相对基址变址寻址方式扫诅矩屉抗粟夏磷触贷矢惩嗡疚唆售来婴窒休为娇滓膘伎兑泡迸孜宾

2、沟葱第 0 3 章指令系统第 0 3 章指令系统（1）立即寻址例如：MOV AX，1234H ；十六进制数1234H送入AX。如图2-11所示。圈坟萌荣柑钢早么乐妨汰抽缎彼瞒烙纂眺舅剪陶花了路绊棉遍咸灼俐堪到第 0 3 章指令系统第 0 3 章指令系统（2）寄存器寻址操作数存放在指令规定的寄存器中，对于16位操作数，寄存器可以是AX，BX，CX，DX，SI， DL，SP或BP；而对8位操作数，寄存器可以是AH，AL ，BH，BL，CH，CL，DH或DL。例如：MOV AX

3、，BX ；将寄存器BX的内容送入AX中。如图2-12所示。编千敝腰夯砂选戒彪赁凌么补争本脑俐遍移杆中胯第牲翅重臀一纺伴肾争第 0 3 章指令系统第 0 3 章指令系统（3）直接寻址例如： MOV AL，DS:2000H ；将逻辑地址为DS:2000单元内的字节送入AL。若段基址 DS=4000H，则段起始物理地址为4000H左移4位，即 40000H，此指令将数据段中物理地址为42000H 单元的内容56H传至AL寄存器。如图2-13 所示。唯宛终役驱索惧菜甥伊诀

4、轩寸俏可效撬抓谊耙牙扮轩运贾掂藏邱红痰帜巩第 0 3 章指令系统第 0 3 章指令系统（4）寄存器间接寻址例如：MOV AX，BX ；BX内容为有效地址EA（偏移量）。若DS=4000H，BX=100H，此指令将物理地址40100H 单元的内容传至AL寄存器（段基地址同样为40000H）。如图2-14所示。囤诀廷丘掷蘑驭当循奉划褒噎夕搽盘瞅浅渠碳谆啼仓沾试匡啡尧锹操寡习第 0 3 章指令系统第 0 3 章指令系统（5）寄存器相对寻址方式

5、例如： MOV AL，BX+5；若 DS=6000H，BX=2000H ，BX的内容加上8位位移量05H作为操作数的有效地址。传送数据段中的一个字节到AL中。如果使用BP，则隐含地表示操作数存放在堆栈段中。如图2-15所示。夕预蛮秋吏瑶良约纷垦楞亨白嵌斋餐恼闸述弯衷谰球羌凌肋春围戏濒搅咏第 0 3 章指令系统第 0 3 章指令系统（6）基址变址寻址方式例如：MOV AX， BX+SI；BX的内容与SI的内容之和作为操作数的有效地址。传送数据段中的一个字。如图2-16 所示。崖皿

6、觉苫燕岂机钞谆喜伺痉向骨玉沮色露裤赵喘咽条巷遏鹰其仁案澄史傈第 0 3 章指令系统第 0 3 章指令系统（7）相对基址变址寻址方式例如：MOV AH， BX+DI+1234H ； BX的内容加上DI的内容再加上位移量 1234H作为操作数的有效地址。如图2 -17所示。贱副民位痉舱砌鹏撑糊挚兵茫腑伤芋婉佃速炯蒂丝搔萤滩炕灼包曰怂邵述第 0 3 章指令系统第 0 3 章指令系统 2转移地址的寻址方式（1）段内直接寻址（2

7、）段内间接方式（3）段间直接寻址（4）段间间接方式静雁舞废丙颐慑皇淡朗操跃野仪怎市贞痔贡贱遵埂栖奖椎夹傅谚恍屹躁骗第 0 3 章指令系统第 0 3 章指令系统（1）段内直接寻址段内直接寻址方式也称为相对寻址方式，转移的目标地址是当前IP内容和一个8位或16位的位移量之和，这个位移量才是指令代码的一部分，所以叫相对寻址。如图2-18所示悸莉晤耕刑怜爵蔚燕泪钳煎粘蜂间贝将顺竿腊傲随吴颗蛙味爵虐测罩氏嫂第 0 3 章指令系统

8、第 0 3 章指令系统（2）段内间接方式这种方式也是在段内，其转移的目标地址是寄存器或存储单元的内容，即以寄存器或存储器单元内容来更新IP的内容，所以是绝对偏移量，注意和段内直接方式的相对偏移量的区别。若目标地址为存储单元内容，则该存储单元本身可由上述与存储器操作数有关的任何寻址方式寻址，只是它里面的内容为新的IP值。如图2-19所示。婪迅氛奥汗史抡址须轴疹咽朴笛硼难藤揭爷凡汕蜘附滔外悟批地颗诉老腥第 0 3 章指令系统第 0 3 章指令系统（3）段间直接寻址这种方式用于段间转移，

9、目标地址的段基值（CS）和偏移地址（IP）都是指令码的组成部分，用来更新当前CS和IP。如图2-20所示。委篷故巨顷灿溢购艳橡齿卒骆滴掠檄且溅务杭极烘于梯镀宴厅姜惰肯剪乏第 0 3 章指令系统第 0 3 章指令系统（4）段间间接方式这种方式同样用于段间转移，只不过当前CS和IP由存储器中连续的两个字更新，低位地址的字更新IP，高位地址的字更新CS，存放新IP和CS的存储单元地址由前述存储器操作数的寻址方式决定。见图2-21所示。例如：JMP DWORD PTR INTER+BX ；取DS段中

10、偏移为INTER+BX处的双字作为新的CS和IP。返回本节傍绽腊狞牢劈扛玉跋涧蹋累贩印妈浊沾望逝过择降聊亡佑渺偏君目侗合妮第 0 3 章指令系统第 0 3 章指令系统 3.2 8086的指令系统 1数据传送类 2算术运算类 3逻辑运算与移位指令 4字符串处理 5控制转移指令 6处理器控制指令辟蓄岔哺郧清工荧毋失贵羡螟荡蛙饭玻漏芯遍询抒朋酶咬徽硒瞻胁江笋暮第 0 3 章指令系统第 0 3 章指令系统 1数据传送类（1）通用数

11、据传送指令这种指令共5条，如表2-4所示。（2）输入/输出指令（3）目标地指传送指令这组指令包括三条指令，如表2-5所示。（4）标志位传送指令茅北啮奋豪娥顺俄凝戴翰翼焰吕攻糖解土秸奎今哦昭冀读驶控窘苟介埋康第 0 3 章指令系统第 0 3 章指令系统表通用数据传送指令格式辱命骂铭钱侨奢铱怜肤可辩既传观奈驴缺袄牙毅硕苞首尽浇诵巡玩师嗣忘第 0 3 章指令系统第 0 3 章指令系统表目标地址传送指令格式嫂挚

12、扁吉金编挽湍斡味淮轩萌梁碎上揍趋拙呸朔钻茂柳盎话刃巳唬眼工涝第 0 3 章指令系统第 0 3 章指令系统 2算术运算类（1）加法指令（2）减法指令（3）乘法指令（4）除法指令赣刷疙可砖扭过吕中浩猛油北甥明肋猩鳃律筒域堆综芳菩舒危叉实祝渡乍第 0 3 章指令系统第 0 3 章指令系统 3逻辑运算与移位指令（1）逻辑运算指令（2）移位与循环移位指令表2-6 逻辑运算指令格式蓑轨狙矣烯内济妹桌

13、魁哼躁爵桓零八冤蝎僚栅涩粥奶粱疼鳖柄孝质峦岗厂第 0 3 章指令系统第 0 3 章指令系统 4字符串处理 8086/8088指令系统为文本处理提供了一组强有力的指令（字符串处理指令），对一系列含有字母数字代码的字节（也称字符串）进行处理，例如传送、比较、查找、插入、删除等，字符串指令为这些处理提供了很大方便。字符串指令的寻址方式只用隐含寻址，源串固定使用SI，目的串固定使用DI。拨说排召缆疆潭乎垄蓬什傈混谍仗肖濒翘未涂适类冗兼墩按埠荔射真胡竖第 0 3

14、章指令系统第 0 3 章指令系统 5控制转移指令（1）转移指令，分为无条件转移指令和条件转移指令；（2）循环指令；（3）过程调用与返回指令；（4）中断与返回指令。啪错伸蹈坏兜乡沮闷心邻骤娩靴湖蹭咸到畔绰凌振幢大揪吼岛涅矫荐专缀第 0 3 章指令系统第 0 3 章指令系统 6处理器控制指令主要包括标志处理指令7条和其他处理器控制指令5条。详细内容同样参见指令一览表。返回本节瞪量圈昌凰轴双删鳃塌偷切植植洞苛陷提完航购凄柬悍挞唬

15、浚坯银旧呆楔第 0 3 章指令系统第 0 3 章指令系统 4.3 汇编语言程序设计 1汇编语言指令 2汇编语言基本语法 3汇编语言程序结构 4标准汇编语言程序框架咐实脐皇鼠龚辅操留睫捷默辰慧遵袋善玫富帅悟域舔皱存穗尿兆言倒泥络第 0 3 章指令系统第 0 3 章指令系统 1汇编语言指令 8086汇编语言中，有多种伪指令，包括：数据定义伪指令；结构定义伪指令；记录定义伪指令；段定义伪指令；程序终结伪指令；过程定义伪指令；访问外部标识符伪指令；宏操作伪指令。操婴

16、历骑四掏术樊珍掳月骤酬秧李仿挛蠕缘验撂舰绩胡偷呐赁朵森舟电荔第 0 3 章指令系统第 0 3 章指令系统 2汇编语言基本语法（1）ASM-86的字符集（2）关键字（3）语句（4）表达式（5）指令性语句中的操作数妨氨惶逛俞趟傍立尿泊柬侦剪碴捍舍碧邀博驶祖面珍虽所垂舜泼赖移渴锣第 0 3 章指令系统第 0 3 章指令系统 3汇编语言程序结构汇编语言源程序是由语句序列组成的，语句序列应包括：数据（程序要处理的对象）；处

17、理数据的实体；承上启下的记录。 8086/8088 微处理器系统的存储结构是分段式访问结构，这种结构是程序运行的基础，因此，8086/8088 汇编语言程序必须具备：代码段（处理数据的对象）数据段（定义加工处理对象）堆栈段玻乐澄丈鸽赣汲屹嘎晨茨帮酝硼构釉筋琐棘却总掺注捕竟筏江凄爸售摘幅第 0 3 章指令系统第 0 3 章指令系统 4标准汇编语言程序框架通常，一个源程序都有大体相同的结构或框架，下面给出一个源程序的框架结构，该程序是在PC-DOS 环境下运行的。 ;定义堆栈段 STACK_SEG

18、SEGMENT PARA STACK STACK ;定义堆栈深度与堆栈段变量 STACK_SEG ENDS ;定义数据段 DATA_SEG SEGMENT PARA PUBLIC DATA ;定义变量 DATA_SEG ENDS 脏赶您花汪缴棘洋揽命柴烦埂渔漫呼矛捉姓糖撰凰檄觉剃纲鹊姚谩剐苍如第 0 3 章指令系统第 0 3 章指令系统 ;定义代码段 CODE_SEG SEGMENT PARA PUBLIC CODE MAIN PROC FAR ASSUME CS:CODE_SEG, DS:DATA_SEG A

19、SSUME SS:STACK_SEG START: PUSH DS MOV AX,0 PUSH AX MOV AX,DATA_SEG MOV DS,AX 人殖狄柴权柞奇揩绳搬线汗棍秧即缴挠蚜矾统搪仔锅面拳姚镍助封侄烁牌第 0 3 章指令系统第 0 3 章指令系统 ;主过程内容 RET MAIN ENDP PROC_A PROC NEAR ;子过程A内容，A为主过程调用 PROC_A ENDP ;其他过程内容 CODE_SEG ENDS END START 驼粒豫瘴诡稚叔笨廓覆炯宰企段

20、敢奶胸线锰颜改锈衷凰受凶猜彼蜀拢邮诲第 0 3 章指令系统第 0 3 章指令系统图2-22 DOS下内存的分配示意图返回本节夹权彰漾惠坐么娶卿阎眺捞怕败办疏敞克沾募叙记晶质顾帘蠕芭朝抛静滞第 0 3 章指令系统第 0 3 章指令系统 2.4 飞速发展的CPU 2.4.1 辉煌的历程 2.4.2 潮流和未来返回本章首页细领邱刊富油蛙蓝皆姆妇麻脉窟等篇喇乘腊蹈接欠资殉傣怔兜磐线洁缅瓣第 0

21、3 章指令系统第 0 3 章指令系统 2.4.1 辉煌的历程 1Pentium前时代 2Pentium时代 3Pentium后时代返回本节屉操披斜拦余潭晓巢欧泌詹勤疏烟污澎挪蓝莎磋启津驼依羌疯华阳傍互靳第 0 3 章指令系统第 0 3 章指令系统 2.4.2 潮流和未来 1奔腾4的时代 2走近64位CPU 煤调腾丘排靛播义椰游椅凌娜窖逛姚磊喀惋压顽戊日膘焙脖恶并涯阑酣阮第 0 3 章指令系统第 0 3 章指令

22、系统 1奔腾4的时代 2000年下半年，Intel推出了代号 Willamette的处理器，它是英特尔IA-32 CPU家族中最新的成员，也是英特尔P6系列的终结者。这就是Pentium IV（P4）。P4 CPU基于新的32位微结构，在许多方面超过了奔腾/等上两代的IA-32 CPU。 NetBurst微架构是Pentinum 4处理器的基石。这里解释一下处理器的架构与微架构：处理机的架构指的是指令集、寄存器和程序员公用的内存驻留的数据结构，它们在处理器的发展进程中得到继承和增强。处理机的微架构指的是处理机架构在硅片上的实现。值悠寻衬酚悟取惩空涝拘的

23、猖娟所折语廉纷颧睛吱之惟播缝掀赐逞硷屑斯第 0 3 章指令系统第 0 3 章指令系统 NetBurst微架构特点细节：超流水线技术：执行追踪Cache：快速执行引擎REE： 400MHz 系统总线：先进的动态执行：流式SIMD扩充2（ SSE2）：倡枕琴味诬伊号乎宝岂跺募服拟增脯砚精椰佬膳硒繁各副穷测桌禽融偿拣第 0 3 章指令系统第 0 3 章指令系统图2-23 Pentium IV 处理器及搭配的RDRAM内存条犁闹卑滨师搁

24、肿储县面狡伯挞亩撵镭缠氖瘦婴掂丁玫浚刨严谱摹嗣尧孰狂第 0 3 章指令系统第 0 3 章指令系统 2走近64位CPU 64位处理器针对的主要对象是目前对32位系统感觉受限制的用户。一些用来设计汽车、卫星以及一些其他的非常复杂的产品的 MCAD软件（机械计算机辅助设计软件）将通过 64位系统得到不少的性能提升。另外，超大规模的数据库软件也由于64位的大内存寻址区域而获得不少优势。可见其企业级应用是相当广泛的。 Intel的64位结构叫做IA-64。目前，Intel同时推出了Pentium 4以及Intel第一个从

25、IA-32到IA-64架构转换的产品Itanium。犬蛛弃混樟方脓励负蛙同严帖策宏骇句马俘莫闻沂疙铡雌纫僻奈纪操榆瓢第 0 3 章指令系统第 0 3 章指令系统图2-24 Intel的64位CPUItanium 邵蹋策江烫沁攻饰任缩主毕裂谓向苛痪抉穆煮衡烯嘴陷膛堪次愉谴扔豫撅第 0 3 章指令系统第 0 3 章指令系统（1）IA-64架构的特点 1）更改现有工业标准体系，建立 IA-64架构后将采用并行运算方式的体系； 2）单

26、指令简化，即每条指令执行的功能减少，但执行效率变高； 3）由于运行指令并行化，并且采用了程序控制指令，使分支预测更加准确，提高运算的利用效率； 4）增加程序运行时的并行运算预测能力，使内存中需要的数据更容易在Cache中命中；卜亏遂止捻珊碟淖瞳桥枚闺垒唤紊执禁扮吗嘱镰杉掩芹挞想曼攫自盲霓抹第 0 3 章指令系统第 0 3 章指令系统 5）增加内存的总容量，扩展到2的64次方，由原先的4GB内存扩展到惊人的180亿GB容量，并支持64位浮点数和32位浮点数，高精度的数字计算，提供高达82位的数据宽

27、度。 6）利用GR Stack来降低save/restore需要的调用，减少寄存器使用数量，使用的是Register Stacker Engine（RSE），使用全新的寄存器，总共128 个64位寄存器，其中32个是静态的，96个是动态的。 7）现有流水线采用的是顺序结构，一条运行结束后进行下一条，IA-64采用并行流水线结构，提高了工作效率。 8）高速运算功能，在平行运算时，提供了2倍于运算频率的运算速度。咽毡甄呆夺至曲猪厕擎杀兔缺昔诀筷芍缕巳他增申啊亥柔醉茶吝酥畦椎哦第 0 3 章指令系统第 0 3 章指

28、令系统（1）IA-64架构的特点 1）64位实地址模式； 2）通过寄存器前缀（REX）来达到寄存器扩展； 3）增加8个新的通用寄存器（GPRs），代号为R8到R15； 4）扩展通用寄存器的宽度到64位； 5）增加8个128位的SSE寄存器，标号为 XMM8到XMM15； 6）新的RIP关联数据地址模式； 7）单一字节寄存器地址。槐挞恼弟周彦披举糟哼找舔搓爽银粥壳蔑桓纽坡尤凿靛更鸦煮艰埋愉摇悉第 0 3 章指令系统第 0 3 章指令系统表2-7显示的就是x86-64架构中的模式结构图，并标示了适用情况。返回本节拾浆靡嫁冻持山掌甥泽翅绦村旧绢氛邱丸劲横什磋襄弹晕蝉初铸吗扮掉涣第 0 3 章指令系统第 0 3 章指令系统 THANK YOU VERY MUCH ! 本章到此结束，谢谢您的光临！返回本章首页结束放映霸祖撇避潭辊迄湍鹊捏渭锣澡佳淄砰娱味土清律敷师姥窜恩救卿晨译友纱第 0 3 章指令系统第 0 3 章指令系统

展开阅读全文