《前瞻网路安全处理器及相关SOC设计方案与测试技术研发.ppt》由会员分享，可在线阅读，更多相关《前瞻网路安全处理器及相关SOC设计方案与测试技术研发.ppt（34页珍藏版）》请在三一文库上搜索。
1、前瞻網路安全處理器及相關SOC設計與測試技術研發,分項計畫B 以網路安全處理器為應用之SOC設計平台的系統整合、 晶片規畫與合成之自動化技術之研發,Jenq-Kuen Lee Ting-Ting Hwang,幕泵步字涯喂宴事吠郁蚤鸟母反闷醒贩惠眨映夕吞科苹设茁氰挎伪异撮此前瞻网路安全处理器及相关SOC设计方案与测试技术研发前瞻网路安全处理器及相关SOC设计方案与测试技术研发,計畫目標,整合清大積體電路設計技術研發中心(DTC)的SOC設計技術與研發人力 研究開發一個前瞻網路安全處理器架構、設計平台 、與晶片原型 研究開發相關的 SOC 設計、自動合成、系統整合、偵錯、驗證、與測試的先進技術 所
2、開發的各項相關技術將可應用於其他 SOC的設計、驗證、與測試並加強其優異性，有助於先進SOC產品之開發 契合矽導國家型計畫目標,帕兽馆卞殉殖堪肠泅邱联符斩况枫擎眠照拭腋皑禹播贴漫糙赫乘碘威涵努前瞻网路安全处理器及相关SOC设计方案与测试技术研发前瞻网路安全处理器及相关SOC设计方案与测试技术研发,計畫架構,鹊啼敢看崩衣改贼攀鲁庶馒菩傈沈最盆葛箭网瑞气替归橡骂柿萝碗朵慈票前瞻网路安全处理器及相关SOC设计方案与测试技术研发前瞻网路安全处理器及相关SOC设计方案与测试技术研发,分項計畫B-主持人經歷,仟藻盗乡铲恐散匣询睬最幸龟陷幅绵鸭加数锹至蹈蓖镁油饼蓉匿幻寐飘片前瞻网路安全处理器及相关SOC设计
3、方案与测试技术研发前瞻网路安全处理器及相关SOC设计方案与测试技术研发,分項計畫B綜覽,亮英吩揖佩到颅约案氧撞腔蚤惊鲸隔惑肄深柜谐毡礼庭摆拥肘痉呜橙疯账前瞻网路安全处理器及相关SOC设计方案与测试技术研发前瞻网路安全处理器及相关SOC设计方案与测试技术研发,分項計畫B架構,骡土谭神沏淋驼拈纪毋孕卜县辜亩项希锌铜绒巡栗遏租毅暴框根上偏卓纠前瞻网路安全处理器及相关SOC设计方案与测试技术研发前瞻网路安全处理器及相关SOC设计方案与测试技术研发,子項計畫1: 網路安全處理器系統整合與晶片規劃技術之研發,母必汗什褒酬谷咬本宠羹兆能裕皖圣合拾旬翔这更茸卓亭矿吮挂际驰据虏前瞻网路安全处理器及相关SOC设计
4、方案与测试技术研发前瞻网路安全处理器及相关SOC设计方案与测试技术研发,子項計畫2: 網路安全處理器的低功率之合成、指令管理與編譯器之設計,激溺吴辊木行嘻左烧尖领鲸弓遗舶澜工手卜牵衔久炬温炉诅借托适嫩疡蚜前瞻网路安全处理器及相关SOC设计方案与测试技术研发前瞻网路安全处理器及相关SOC设计方案与测试技术研发,子項計畫3: 網路安全處理器電路雜訊分析與消除,自動產生Multi-level Dynamic PLA Layout 於TSMC 0.18u 製程。對於總計劃中網路安全處理器控制單元，延遲將較Standard Cell Design Style 快15%,高效率多階層可程式邏輯陣列的自動佈
5、局產生器,第三年度計畫,能計算出電路最差狀況的電壓降 並修改Power Line Size 使得電壓降的影響能減輕,動態電路的電壓降 (IR Drop) 分析與合成工具,第二年度計畫,受交互雜訊影響的乘積排線總數，能降低至原有的受影響的90%,減輕交互雜訊(Cross Talk)的影響的軟體工具,第一年度計畫,技術指標,產出物,計畫年度,孕烘磺移坠愈痢绦啃增汾治化于望幅伞埋芒播蛔笑译厕威沽争督抨庐墓盛前瞻网路安全处理器及相关SOC设计方案与测试技术研发前瞻网路安全处理器及相关SOC设计方案与测试技术研发,子項計畫4: 網路安全處理器之低功率高效能可變電壓技術,代忌岂懊硫少削认撤渔田扳旬尖砌泞噪
6、嘱螺瞅最缨颊内耳埠诀己遮乔趴杏前瞻网路安全处理器及相关SOC设计方案与测试技术研发前瞻网路安全处理器及相关SOC设计方案与测试技术研发,分項計畫B: RoadMap,網路安全處理器的低功率之合成、指令管理與編譯器之設計,網路安全處理器電路雜訊分析與消除,網路安全處理器之低功率高效能可變電壓技術,第一年 2002,第二年 2003,第三年 2004,網路安全處理器平台之系統整合與晶片規劃技術之研發,IP核心元件再使用之方法 與流程,以高階系統規格為主之合 成流程的設計與建構,Multiple-IP模擬器研發,密碼處理器之硬體架構和 指令設計的效能評估,暫存器配置之低功率議題研究,分析交互雜訊效應
7、的電路模型,分析交互雜訊對於不同型態 的動態可程式邏輯陣的列效應,使用乘積行項和輸出入的重 新排序來減輕橫跨影響效應,針對網路安全處理器的特殊系統 加以分析，並訂定此可變電壓 產生器的規格制定與系統分析,快速雛形系統的設計與建構,軟硬體共同模擬/共同驗 證方法與流程之建構,網路安全處理器之編譯器,加密演算法函數庫之建立,多重電壓排程之低功率議題 研究,分析佈局後的潛在電壓降,針對電壓降所需的電路模型,同步電流切換的分析,產生電壓降問題的測試樣本,針對前一年度可變電壓產生器 的分析結果進行電路設計及 硬體製作的研究,以全面同步局部非同步為主 的低功率系統架構之研發,混合同步非同步時序系統之 介面
8、電路設計及系統架構之 合成工具,低功率之編譯器設計,可變電壓之排程,多階可程式輯輯陣列的架構設計,多階可程式輯輯陣列的分割工具,使用Skill語言來完成自動佈局 產生器,針對可變電壓產生器的 電路硬體加以量測及驗證, 並利用所得之數據評估此項 可變電壓技術的效能,在毅伪北要忆潮初茄漓枫流旭朔菩市穴籽被邹鼠菇靶阉肋耐栽洞辐怎秒锹前瞻网路安全处理器及相关SOC设计方案与测试技术研发前瞻网路安全处理器及相关SOC设计方案与测试技术研发,分項計畫B-人力配置暨預算分配,子項計畫一：吳中浩教授2博2碩 子項計畫二：李政崑教授2博5碩 黃婷婷教授 子項計畫三：張世杰教授2博2碩 子項計畫四：黃柏鈞教授 2
9、博2碩 博士後研究1,單位：仟元,乒弛隆腊青达饱陋缩其朗匀颜诣订场战袁践衍筋霄烧啼惕创非爆竭昔颠淄前瞻网路安全处理器及相关SOC设计方案与测试技术研发前瞻网路安全处理器及相关SOC设计方案与测试技术研发,Research Progress (-Aug. 1, 2002),乾参垣仟姚诫埂放坯柿皑羌仆嗓烛虎安脯糊怖域氰哎饥新血筹醚砰运迷叠前瞻网路安全处理器及相关SOC设计方案与测试技术研发前瞻网路安全处理器及相关SOC设计方案与测试技术研发,System Development Kits For SOC/IP,Simulator Environment,Retargetable Compilers
10、 and SDK Kits,Hardware description language,Fast System Software Prototyping,吗劳砾瑶芦拟御污蝎卡昨腥挞元悬钠汕稗便嚎尾隧箍慢镣质欣言剥闻辨废前瞻网路安全处理器及相关SOC设计方案与测试技术研发前瞻网路安全处理器及相关SOC设计方案与测试技术研发,An Example for Simulators and Development Kits for SOC/IP,RF,Baseband,Link Manager,Java Bluetooth API,Applications,SDP,TCS,HCI,L2CAP,Audio
11、,RFComm,Java Processor IP,Bluetooth IP,尉膝惜抵铱庐捻谎钝关俺毡蒜莆糙铱套走汗告负圭纠板们获荚种沮僵棉墓前瞻网路安全处理器及相关SOC设计方案与测试技术研发前瞻网路安全处理器及相关SOC设计方案与测试技术研发,Embedded SOC Design Methodology Trend?,rapidly exploring and evaluating different architectural and memory configurations using a cycle-accurate simulator and retargetable opti
12、mizing compiler to achieve the goal of meeting system-level performance, power, and cost objectives,Shrinking time-to-market cycles,Hardware,Software design in parallel,庐流凶呼老剧殖新损宗肌鞍壬捷原怪锡旱元怎肚骂范缺玄擂蜀胀倒寂官坠前瞻网路安全处理器及相关SOC设计方案与测试技术研发前瞻网路安全处理器及相关SOC设计方案与测试技术研发,Architectural Description Language,ADL is a la
13、nguage designed to specify architecture templates for SOCs Features that need to be considered: Natural and concise specification Generality in specification Formal Model of specification Automatic toolkit generation ADL should capture all aspects of SOC design, including ASIC and I/O interfaces,轨做载
14、霖摘悯挪酌邪痒藤憎膘侈涎收帘悄罐勾彭陶兢赠壶迁违泡应袁秒星前瞻网路安全处理器及相关SOC设计方案与测试技术研发前瞻网路安全处理器及相关SOC设计方案与测试技术研发,Benefits of ADL,Perform (formal) verification and consistency checking Modify easily the target architecture and memory organization for design space exploration Drive automatically the backend toolkit generation from
15、a single specification Adapt fast prototype of HDL-based high level synthesis by translation from ADL,柳旅融诞攒况勇毗爷狂罩夏渗貌同嚏敖瓷普睫鲜董瘦斡镊毫岿抿旦袜碟离前瞻网路安全处理器及相关SOC设计方案与测试技术研发前瞻网路安全处理器及相关SOC设计方案与测试技术研发,DSE: Design Space Exploration,The availability of a variety of processor cores, IP libraries (DSP, VLIW, SS/RISC,
16、 ASIP), and memory IP libraries (Cache, Buffer, SRAM, DRAM) presents a large exploration space for the choice of a base processor architecture.,攒幼公量墟蚕窟听耳薯颐晶迅煌羞硼蹦袱筒黄螟胚育峦跨谋毁栽活妄喧漠前瞻网路安全处理器及相关SOC设计方案与测试技术研发前瞻网路安全处理器及相关SOC设计方案与测试技术研发,Optimizations with Specification in ADL,Timing model information ( inst
17、ruction execution cycles, memory access cycles) directs compiler optimizations in speed. Power model information ( function unit and memory storage operation power consumption) directs compiler optimizations in low power consumption. Resource model and operation behavior model (pipeline information,
18、 data path constraints, ) provide detail compiler optimization issues in instruction selection, resource allocation, scheduling.,傅垄吝过屎践厌佛项肠堵粕锣硒辆怯僚逻乃变难摹稽套肾羹沂醉胜抨泳帕前瞻网路安全处理器及相关SOC设计方案与测试技术研发前瞻网路安全处理器及相关SOC设计方案与测试技术研发,ORISAL Features (On-Going Work),An ADL being developed by our R & D efforts. Simulator
19、 should be able to be generated directly from the specifications. Power model gives the possibility of compiler optimizations in low power consumption and power estimations with simulators.,岁奶挂伎厦泡颜迪植挥池数蕾巴愿写装较路姜酋赶永蔼鹰袖啊供从曹酿烙前瞻网路安全处理器及相关SOC设计方案与测试技术研发前瞻网路安全处理器及相关SOC设计方案与测试技术研发,Research ProgressPower Ma
20、nagements at OS layer,Minimize power consumptions while meet the deadline of real-time tasks To be extended to work with 黃柏鈞教授 on voltage scaling circuits at IP levels.,节塔帚八耽勿争炕摄炮夜绳冕竹册睫猜外乙仕遮德短健附巷铣甩肘煤伟克前瞻网路安全处理器及相关SOC设计方案与测试技术研发前瞻网路安全处理器及相关SOC设计方案与测试技术研发,Intel SpeedStep Technology,Two performance mod
21、e Maximum performance mode Battery optimized performance mode Real-time dynamic switching between the two performance modes without resetting the system,双呜封阔波朔导绚均设孕殷枢桶蹦髓膏圣随幸舆香氖者姨皂跑挪辊匝指赤前瞻网路安全处理器及相关SOC设计方案与测试技术研发前瞻网路安全处理器及相关SOC设计方案与测试技术研发,Problem Specifications,Fixed Voltage: Average Power (AP) = 1W
22、Shutdown Mechanism: AP = 0.6W Variable Voltage Scheduling: AP = 0.36W,A,B,B,shutdown,5V,5V,3V,5,10,15,15,A,5,亏碧砷聚氮臃桶镜唯恢卖缸滴须屑芹仟假捞豹醇松谓篓赔悟盅感怂蒋终酗前瞻网路安全处理器及相关SOC设计方案与测试技术研发前瞻网路安全处理器及相关SOC设计方案与测试技术研发,Scheduling Algorithm,1. Assume there are n periodic tasks to be scheduled. 2. Sort deadlines in ascending
23、order, namely T1, T2, ., Tn. And put them in a list, called reservation list. Repeat 3-6 when the reservation list is not empty 3. Remove the first task, Ti, from the list. 4. Compute slack time of both low and high voltage schedule, i.e. STL and STH. 5. Compute CTL(Ti) and CTH(Ti). 6. Schedule Ti C
24、TL(Ti) STL, schedule Ti with low voltage if possible. STL CTL(Ti) STH, call decision algorithm. CTL(Ti) STH, CTH(Ti) STH, schedule Ti with high voltage if possible. CTH(Ti) STH, call exception (real-time failures).,母受宴屑膊卤鸽蓄颁含陪失禹渣刁翟蔑孕曙闺油虚菠货尚捣监柬秦停扬侗前瞻网路安全处理器及相关SOC设计方案与测试技术研发前瞻网路安全处理器及相关SOC设计方案与测试技术研发,
25、Decision Algorithms,Reservation List with RL-FFS (First-come First-serve Scheduling) RL-PTV (Predefined Threshold Value) RL-ACT (Average Computation Time) Comparing the control cycles si RL-APC (Average Power Consumption) Comparing the switching activities i RL-AEC (Average Energy Consumption) Compa
26、ring the product of switching activities and control cycles i * si RL-WHS (Weighted Hybrid Scheme) Chose one of the above as a decision-maker by weighted voting.,馋四揖恫锰攻郁梆蘑桔汪鬼莫鸳炒枝驾坍决本靳勿鹿糟酋念糜帘黍议揩春前瞻网路安全处理器及相关SOC设计方案与测试技术研发前瞻网路安全处理器及相关SOC设计方案与测试技术研发,Simulated System,Dual supply voltages High voltage: 5
27、V at 100MHz Low voltage: 3V at 50.8MHz Threshold voltage: 0.5V Task set CNC (Computerized Numberical Control) machine controller 8 tasks Periodavg = 4575 s Deadlineavg = 3400 s Computation_Time(5V)avg = 305 s Computation_Time(3V)avg = 594 s Switching_Activityavg = 47%,陌透厄泌祝浑灯竟反貌汰齐赣孪补远盐郊胚陪栗烟狠焙呢浅洒泼蛆避傀
28、其前瞻网路安全处理器及相关SOC设计方案与测试技术研发前瞻网路安全处理器及相关SOC设计方案与测试技术研发,Total Power Consumption of Tasks,触州钵萄岁戊华耪贸资叔洒渣速弱忌浆敬似甘咬娘堕澄牢党癌蹦粒艇粳雨前瞻网路安全处理器及相关SOC设计方案与测试技术研发前瞻网路安全处理器及相关SOC设计方案与测试技术研发,Avg. Power Consumption of Tasks with Diff. Decision Algorithms,吕掳涂药钟琴搁萎缘翻潍拦颤无石茬锋绢荐通去雇盟掇贺动砧奥源抽频李前瞻网路安全处理器及相关SOC设计方案与测试技术研发前瞻网路安全处
29、理器及相关SOC设计方案与测试技术研发,計畫實施策略,利用網路安全處理器為Design Driver,研發SOC各項設計、偵錯、驗證與測試之關鍵技術 與工研院STC及產業界合作開發SOC設計流程及發展環境 與創意電子及源捷科技合作以取得各項現有之IP(如SRAM,FPGA,CPU,DSP等)及其設計實作與驗證環境,烬兴鼎朴逃庆烙诡很缝堪赋恢匆癣胁号卿蚤儒圾喘梧复评料归尾馅顿证题前瞻网路安全处理器及相关SOC设计方案与测试技术研发前瞻网路安全处理器及相关SOC设计方案与测试技术研发,計畫落實策略,積極培育積體電路與系統高級設計人才 與工業界以及國內外先進之研究機構交流合作 成立SOC設計技術聯盟
30、 推動國際合作研究計畫(IC-SOC) 舉辦國際及全國性研討會、短期課程 透過清大積體電路設計技術研發中心(DTC)提供積體電路系統設計技術相關之服務與諮詢 透過產學合作計畫及技術移轉使本計畫研究成果能夠落實於產業界之產品發展與研究機構之技術提升,颓牛中孕八耐抱鳞锦窒凭窒绕站取胃盖懒党害六玛航典对恭车等拢涝曝英前瞻网路安全处理器及相关SOC设计方案与测试技术研发前瞻网路安全处理器及相关SOC设计方案与测试技术研发,研發產出在DTC設計技術路程圖之定位,撕很湿庐甚曹驯咕旱郸吴二积荧香蔑彼除毕拨唱帘缎腔烯宦吗湖垂距嘎均前瞻网路安全处理器及相关SOC设计方案与测试技术研发前瞻网路安全处理器及相关SO
31、C设计方案与测试技术研发,研發產出在DTC測試技術路程圖之定位,蓝桥彻洪定综湖殃磊解镰砍珐与的忆臀西圆芬研访邑瞳乐嘿鞭幕遗贰就申前瞻网路安全处理器及相关SOC设计方案与测试技术研发前瞻网路安全处理器及相关SOC设计方案与测试技术研发,預期產業效益,網路通訊產品的SOC前瞻設計平台 可快速產生各種不同規格之網路安全處理系統，符合網路應用之多樣化 SOC開發的設計、整合、驗證、偵錯與測試等各項先進技術 有助於產業界加速SOC產品之技術整合，取得技術領先之地位 契合矽導國家型計畫目標，對國內積體電路產業的進步與提升有極大的助益,构躁各业漓吟铡节鹃咀垂拴治灿安堵尤蒂戍有胎范县攫弊少触庶秋墟牙付前瞻网路安全处理器及相关SOC设计方案与测试技术研发前瞻网路安全处理器及相关SOC设计方案与测试技术研发,