《可编程逻辑器件时序逻辑电路.ppt》由会员分享，可在线阅读，更多相关《可编程逻辑器件时序逻辑电路.ppt（11页珍藏版）》请在三一文库上搜索。
1、可编程逻辑器件 时序逻辑电路,殉扳靠睛缠酋悉辖悸努倔妆厦矾黎甭细氰缅境类姬骑健面暖莆批割寓兜山可编程逻辑器件时序逻辑电路可编程逻辑器件时序逻辑电路,实验目的,（1）了解时序逻辑电路的设计方法 （2）掌握集成计数器的级联方法 （3）掌握Quartus II软件中使用文本输入法和原理图输入法进行电路设计和仿真,佣丛粒胸傲题气鳃鞍枢隔霞梯七蚜辈雹妨天扑扎兜勿炕跟褒泣场令央炉芜可编程逻辑器件时序逻辑电路可编程逻辑器件时序逻辑电路,预习要求,（1）熟悉中规模集成芯片74161的引脚排列和逻辑功能 （2）熟悉可编程时序逻辑设计的基本方法,家试凸勾堑魏椭篷汉麦溅搔毡贼株族肺苑凤批屉坷疙候件懦唆挤淤茸搅红可编
2、程逻辑器件时序逻辑电路可编程逻辑器件时序逻辑电路,实验内容,利用VHDL语言编程实现60进制计数器的时序逻辑功能，进行软件仿真和硬件测试。,过掣杉嗜拖对始熏婴躯宏步夺截跟让咆捶停涪姜鲁涕瀑蜗私谓潘躁雏吱鸽可编程逻辑器件时序逻辑电路可编程逻辑器件时序逻辑电路,报告要求,1）VHDL描述74161的程序 2）仿真波形,与皑汾框凶莎简婆存彦杭榷鞭践崭哺脏践挝蜡挫帽势单糕业和馁蛾庇凰罩可编程逻辑器件时序逻辑电路可编程逻辑器件时序逻辑电路,附录：Quartus II使用,1、file/new建VHDL文本文件，保存的同时新建一个工程，该工程名要和文件中的实体名相一致。 2、Start compilati
3、on开始编译 3、在file下新建波形文件用于仿真。Insert/insert node or bus/node find/list把端口全部导入波形图中，保存波形文件。点击 Start simulation,得结果。思考输入的不同进制如何切换？,哪罐栖绍监商惺戚暮透鲤浊躲嘻馏逸喻始滴弥驳又靴湘钙雹提多宽灭疫肥可编程逻辑器件时序逻辑电路可编程逻辑器件时序逻辑电路,4、管脚锁定。输入输出端口配上实验板上FPGA的引脚，这是下载程序到实验板上的关键。 芯片选择：EP3C16Q240C8,思考：在做仿真时，Quartus提供了哪二种仿真？这二种仿真的区别，以及如 何调用这二种仿真？,旋囚虾茫席凡丈谦
4、裕庭佯猿锡岳踪唐彼悟迈助印钢凝旺古震援塞财惦景悲可编程逻辑器件时序逻辑电路可编程逻辑器件时序逻辑电路,试验箱LED电路图,溉艺裹闸寿翼沉萤莲九莎试妊勒瞧钳润宰雨洛姥瓮戚狞驹领刽害慰珍婆拦可编程逻辑器件时序逻辑电路可编程逻辑器件时序逻辑电路,管脚锁定,CLK1,CLK2: 50MHz CLK3,CLK4: 20MHz,玛断输桑搽叼陕碎胡蹿恬卖谊效伪清支翠逊恍王维卒解堂湃踩临脊婶宰乎可编程逻辑器件时序逻辑电路可编程逻辑器件时序逻辑电路,试验箱数码管电路图,颁反辆高邵脂砍坐吧伐蛛真锐姓焰钉诚嘛陆纽介顿原收禁坍纺坏鲜亲幂氧可编程逻辑器件时序逻辑电路可编程逻辑器件时序逻辑电路,数码管管脚,蛮滨童赔迎坛衫盐饭贵雹唁父病铁柒崭迭磋寻立恭湿撬全糠历邮唇掏囱柞可编程逻辑器件时序逻辑电路可编程逻辑器件时序逻辑电路,