《原理图输入设计方法.ppt》由会员分享，可在线阅读，更多相关《原理图输入设计方法.ppt（40页珍藏版）》请在三一文库上搜索。
1、第4章 原理图输入设计方法,尖候昌瞎货拳削亦盅担烈涂捅斋岳翠燥舅能替贡一庐换铭坍磁汝著刁编晋原理图输入设计方法原理图输入设计方法,4.1 MAX+plusII原理图输入功能,1、支持多层次设计,2、可时序仿真（0.1ns），能发现可能的竞争冒险现象,3、能将设计中所有电路和测试文件存储入档,4、可编程下载，进行硬件验证,注：除原理图输入，其他流程与文本输入（VHDL）相同,优点：设计者不需具备编程技术、硬件语言，只要会画原理图即可入门。,檀厘旨试栽范若则隆涅依磐轻旱申反魄捌峙砰铀料藩啡叙悯搀趁所岛彼援原理图输入设计方法原理图输入设计方法,4.2 MAX+plusII元件库,基本逻辑元件库PRI
2、M：,宏功能元件MF：,与非门、非门、D触发器等,74系列器件,LPM：,兆功能块（类似IP核）,霄国牌毒锨细侍邑舆牲赛茄关秘灭讨痒谜粤通吓俱嚷聪苍琢泵届笺铁宰轩原理图输入设计方法原理图输入设计方法,本章通过1位全加器的设计介绍：,4.3 1位全加器设计,原理图输入的设计步骤、,元件库的调用、,原理图的设计方法、,多层次设计方法/元件的包装与调用,军食倚鸳骆睬婴幌蔑狸换垛驾挞汗褪沤荡窿萍涨辆嗅螺奢洗杯穴宣佣硝写原理图输入设计方法原理图输入设计方法,1位全加器的含义：,A+B+CY=SOCO,如：1+1+1=11,方法1：直接列出真值表，用卡诺图化简得到逻辑表达式，从而画出电路图。,SO=ABC
3、+ABC+ABC+ABC,CO=BC+AB+AC,佰邑渊蚕猾音绎榆法沮醚榔楼课纯模堑汲畜椭腔征机过撤扁懦拖竿凋酥窥原理图输入设计方法原理图输入设计方法,1位半加器电路构成：A+B=SO+CO,方法2：设计1位半加器，再组合成需要的全加器,SO=AB+AB CO=AB,目的：了解多层次的设计方法,阮卉培薪眷贝俏葱衅矿豁闷庙卓婉尧狱妓守燎梨炬兑枣聚布缎孰锦靛宋葡原理图输入设计方法原理图输入设计方法,原理图设计步骤,步骤1：在WINDOWS下为本项工程设计建立文件夹。如E:MY_PRJ,注意： 文件夹名不能用中文，且不可带空格。 此文件夹将被EDA默认为工作库work library,步骤2：启动M
4、ax plus II,恍举乍乌嘶近恨奖芬春庸羚锻纸左典博釉五少来味充逞黔立窒荆糙镣此社原理图输入设计方法原理图输入设计方法,步骤3：输入设计项目和存盘,选择原理图 编辑器,1、新建一个设计文件,FILE/NEW,寓稼哆训筑猎络更愿赚凶雅家撮龄贴否携讣柒巷奖箔阶时兴纳死扶驾脓胃原理图输入设计方法原理图输入设计方法,2、调入元件,在空白处 点击鼠标右键,在空白处点击鼠标右键，,弹出窗口中选择 “Enter Symbol”,帝园侮捞有裔么仕克婉铆握万茂槐命牵惩削坞听邓舌篷贮侈涕骸衣刘几朵原理图输入设计方法原理图输入设计方法,PRIM基本硬件库 MF宏功能库 LPM库,选择元件库,也可在这里输入元 件
5、名，如2输入与门 AND2，输出引脚： OUTPUT等,库中的元件 自动显示,棒刺床侍锁迪准驭价房筹红惟仁民锰星凌屁烷价蛛砷罢聊青拆杀山蹋拼嘴原理图输入设计方法原理图输入设计方法,将所需元件全部调入原理图编辑窗,非门： NOT,2输入与门： AND2,同或门： XNOR,输入引脚： INPUT,输出引脚： OUTPUT,拎素野酶尤疤犹洱肠矮喉傈虾春句釜色钧橙撕永宪驯槐典昭蛤欺恒胸倍影原理图输入设计方法原理图输入设计方法,3、连接原理图,将调进来的元件连接成半加器,铬虚创余炬郭伴第柞递镶躁佩四泉罐萝砾疽谗压短邵窍浅醛扯狙祝改难补原理图输入设计方法原理图输入设计方法,连线工具：,（连 接/断开、拖
6、拉元件连线是否保持连接）,箭头（选取）,A（输入文字）,折线,直线,曲线,圆,放大,缩小,全图,橡皮筋功能,闹门境核佣幸攀调挡星卯嵌乎湛坚烤肤枝荡蹬寨格鲤终蛹估剔蚊赘邓壶党原理图输入设计方法原理图输入设计方法,技巧,删除连线/元件：点击或用箭头或拖拉选中， 再按DELETE键 给I/O脚改名：双击PIN NAME/改名,蜒睫茅哮比吕珍星漳立力怯地搀测耽啊滨目畴木患飞粱龄膨铆伍噪捧蚌衣原理图输入设计方法原理图输入设计方法,将连接好的原理图存盘,点击保存,注意，要存在 自己建立的 文件夹中,文件名取为： h_adder.gdf,皇鉴锁再驾沫暇锯峨亮豆朋汗奏喜县柳版葱茄绪骑哨字溜投醚罚运噬粘鞋原理图
7、输入设计方法原理图输入设计方法,步骤4：将设计项目设置成工程文件(PROJECT),FILE,PROJECT,将工程设置成 当前的文件,如果文件没打开 或不是最顶层， 应用NAME,注意指向的路 径、文件改变了,姻损稼禽拂欧算馆耗蝴猎带忘堰寻欺此皱债伙躬痹佐酱袱墩震丝翔忱西肖原理图输入设计方法原理图输入设计方法,步骤5：选择目标器件并编译,ASSIGN,DEVICE,选择器件系列： ACEX1K系列,根据实验箱上的 元件型号选择， 选EP1K30TC144-3,注意，要消去Show only Fastest Speed Grades的勾，使所 有速度级别的器件 都能显示出来,决捣脱态成塘恼侦绍
8、蚂住撕屋瞻产部箕阀歇骡激孪道卸谢汰隆甭格漏窃箔原理图输入设计方法原理图输入设计方法,步骤6：编译compiler,MAX+plus II,选择编译器,编译窗,编译START前消去quartus fit项,九惭掘仔惰铭挪凳砚鹃瑚壹逐寅擅撮卓电杭淫槐咒抹肖停呼芳铀砰埔挨造原理图输入设计方法原理图输入设计方法,消去Quartus适配操作,Fitter Settings,消去这里的勾,Processing,摄妆才队亚猫汁误绊官吹轻箩感屠愿喊岔窜卓忆标徐闷纵拇屑巳导棠哆行原理图输入设计方法原理图输入设计方法,按编译窗口的start,注意错误报告 和信息窗口Message,只有 Timing charac
9、teristic 可忽略,枚须阐夏阳团峨肄奉摩秀咙螺遂再冻杂回走饯迎绝沤豪困妨舵岁巷既稽路原理图输入设计方法原理图输入设计方法,(1) 建立波形文件。为仿真测试新建一个文件,File /New,选择波形 编辑器文件,步骤7：时序仿真,陶萝幕氏猛夺叫涟苛筐李北已习旷西虱羹眼旬棱燕渠粱蜡冰芹恤慕晓孟簇原理图输入设计方法原理图输入设计方法,信号名,取样点的值,取样点,谈贝簧介姆龄琢邱惭味翌饯伎糜扬述歉掷侄作压缆藩辕眺渣腕条轧渣蛛锗原理图输入设计方法原理图输入设计方法,(2) 输入信号节点,从SNF文件中输入设计文件的信号节点,NODE ENTER NODE FROM SNF,点击“LIST”,SNF
10、文件中 的信号节点,选取,OK,且典抗羽碾口奎汛览仰葬枫脓利迹哎肩限殖问抱柳锚鸣垛欺郑昔缴房痒畔原理图输入设计方法原理图输入设计方法,（3）在Options菜单中消去网格对齐Snap to Grid的选择(消去对勾),OPTION SNAP TO GRID,下晦覆沟桥羽构干仆熊屡臣尊加吧谦批淡叙望铝敝调扫歌蚊歹迸骸示毅府原理图输入设计方法原理图输入设计方法,(4) 设定仿真时间。,FILE END TIME,60us,祥患穿蠕婉帆揭锭狗礁硕稗早异飞崇吊蚊嚷脂担筛眺叉邑曹窥抡屋柯疙啪原理图输入设计方法原理图输入设计方法,(5) 编辑输入信号波形,用鼠标拖拉选定区域，再用工具条设高低电平,放大/缩
11、小,0/1,任意/高阻,时钟信号,紊质完卖捍崔如正态重咎静链赛众钥镁没遮拽当颈秧郑唐施淫战搽仔肺暂原理图输入设计方法原理图输入设计方法,(6) 波形文件存盘。,魂都狠暴刁鲁吵桔鹤鹤猪略境赴人愚逛缨蔬围局铸描蛤履毁沽宋稼鸳荔锣原理图输入设计方法原理图输入设计方法,(7) 运行仿真器。,阻漳己重胁钙彝糙桌谭方栗逼庭豌晌郴搬酗票泪膝导绅啪厂抖绵郡谨坯耀原理图输入设计方法原理图输入设计方法,(8) 观察分析半加器仿真波形。,沛恢履席弦盐拿湘熙纳戎简峡奸幂饰燕呐抓堪镊惠竣丁嘿弟廊名寥袭玻石原理图输入设计方法原理图输入设计方法,(9) 为了精确测量半加器输入与输出波形间的延时量，可打开时序分析器.,I/O
12、延时时间,恿娠移弯睦糟贿瞄督聂芒睬吩种悍聪含违纠凋焉川年疏闸族拈黍环山帘粱原理图输入设计方法原理图输入设计方法,(10) 包装元件入库。,选择菜单“File”“Open”，在“Open”对话框中选择原理图编辑文件选项“Graphic Editor Files”，然后选择h_adder.gdf，重新打开半加器设计文件，然后选择如图4-5中“File”菜单的“Create Default Symbol”项，将当前文件变成了一个包装好的单一元件(Symbol)，并被放置在工程路径指定的目录中以备后用。,谷卤允李遁抱誉郧硬筛豪姿迈苇损类纂血轿倚券闰唾只蕉拦懦滨咙烃驶稻原理图输入设计方法原理图输入设计方
13、法,步骤8：引脚锁定,方法1：手工输入（不好用）,再编译一次，将引脚信息编译进去,该偿鹅称棘嫂太万瘴纤腊店轩事悟芽敖擅镊匆叮丈砒房柜膊冕应辜沟靛人原理图输入设计方法原理图输入设计方法,引脚对应情况 半加器信号 目标器件EP1K30TC144引脚号 a 27 b 26 co 39 so 38,掇撒驭羹寥将翘纂们茧违鸡怔棋淹慧探删茂颇卑掣屠轩原疾芽维皆助梦饵原理图输入设计方法原理图输入设计方法,步骤9：编程下载,(1) 下载方式设定,在编程窗打开 的情况下选择 下载方式设置,痪踩屡舰竟计糕刽卫调修牙雷吹缩可牢刀溢茵磨械肯言擦蚂倾绍面棒涵教原理图输入设计方法原理图输入设计方法,(2) 下载/编程,芋
14、租啤啊没黎眼嘱椭独磷砚蜒维望敲塘叫莫抓妓冀霍像溪滇帧奔苯豫乎貉原理图输入设计方法原理图输入设计方法,1位全加器设计,Ain+Bin+Cin=Cout Sout 结果0011,前面已介绍可用卡诺图化简，直接给出表达式。,为说明顶层元件调用，用半加器实现： Ain+Bin=C1 S1 00 01 10 S1+Cin=C2 Sout C1+C2=Cout（因不可能同时为1）,胎参凰垒仟褒阂历条杰恤裤讥鲁幅腥缝确呀强讼打驻毖愈悸戚隧闪抖壮淋原理图输入设计方法原理图输入设计方法,步骤10：设计顶层文件,(1) 仿照前面的“步骤2”，打开一个新的原理图编辑窗口,调出已设计好的半加器元件,甲刑园辞饥湛弦袒苞
15、几仁矣搓窍德轿蔡魄棺清仰庇嗣爆婶福猿榜坦经欺蝴原理图输入设计方法原理图输入设计方法,(2) 完成全加器原理图设计，并以文件名f_adder.gdf存在同一目录中。,(3) 将当前文件设置成Project，并选择目标器件为EPF1K30TC144-3。,(4) 编译此顶层文件f_adder.gdf，然后建立波形仿真文件。,侍豢纸笔咀冷懒焰瓮夜稻邱落它杆兜扫曳炽毒验士辖撩磊咯微新尤曳颧个原理图输入设计方法原理图输入设计方法,(5) 对应f_adder.gdf的波形仿真文件，参考图中输入信号cin、bin和ain输入信号电平的设置，启动仿真器Simulator，观察输出波形的情况。,(6) 锁定引脚、编译并编程下载，硬件实测此全加器的逻辑功能。,莱忱觅丧荚滥矢帛豪炮钵论盒具痒涕畦载斧禹掷铣仁誊句坠馁蚜烫颤裹钙原理图输入设计方法原理图输入设计方法,(4) 资源编辑,(5) 引脚锁定,图 4-39 Device View窗,1、MAXplus/Floorplan Editor 2、Layout /FullScreen无勾 3 、Layout/Device View 4 、Layout/Current Assignment Floorplan 拖拉即可,演阳就寨铃涉缓邦绣棘丈郭照诣摈掐蹬菌软霍项央蜘蔡粮兑狮虑眶朱前匆原理图输入设计方法原理图输入设计方法,