八位加法器设计实验报告.doc

上传人:yyf 文档编号:6291154 上传时间:2020-10-18 格式:DOC 页数:10 大小:1.08MB
返回 下载 相关 举报
八位加法器设计实验报告.doc_第1页
第1页 / 共10页
八位加法器设计实验报告.doc_第2页
第2页 / 共10页
八位加法器设计实验报告.doc_第3页
第3页 / 共10页
八位加法器设计实验报告.doc_第4页
第4页 / 共10页
八位加法器设计实验报告.doc_第5页
第5页 / 共10页
点击查看更多>>
资源描述

《八位加法器设计实验报告.doc》由会员分享,可在线阅读,更多相关《八位加法器设计实验报告.doc(10页珍藏版)》请在三一文库上搜索。

1、.实验四:8位加法器设计实验1.实验目的:熟悉利用quartus原理图输入方法设计简单组合电路,掌握层次化设计方法。2.实验原理:一个八位加法器可以由八个全加器构成,加法器间的进位可以串行方式实现,即将低位加法器的进位输出cout与相邻的高位加法器的最低进位输入信号cin相接。3.实验任务:完成半加器,全加器,八位加法器设计,使用例化语句,并将其设计成一个原件符号入库,做好程序设计,编译,程序仿真。1)编译成功的半加器程序:module h_adder(a,b,so,co);input a,b;output so,co;assign so=ab;assign co=a&b; endmodule

2、2)编译成功的全加器程序:module f_adder(ain,bin,cin,cout,sum); output cout,sum;input ain,bin,cin; wire net1,net2,net3; h_adder u1(ain,bin,net1,net2);精品. h_adder u2(.a(net1),.so(sum),.b(cin),.co(net3); or u3(cout,net2,net3);endmodule3)编译成功的八位加法器程序:module f_adder8(ain,bin,cin,cout,sum); output 7:0sum; output cout

3、;input 7:0ain,bin;input cin; wire cout0, cout1, cout2 ,cout3, cout4,cout5,cout6;f_adder u0(.ain(ain0),.bin(bin0),.cin(cin),.sum(sum0),.cout(cout0);f_adder u1(.ain(ain1),.bin(bin1),.cin(cout0),.sum(sum1),.cout(cout1); f_adder u2(.ain(ain2),.bin(bin2),.cin(cout1),.sum(sum2),.cout(cout2);f_adder u3(.ai

4、n(ain3),.bin(bin3),.cin(cout2),.sum(sum3),.cout(cout3);f_adder u4(.ain(ain4),.bin(bin4),.cin(cout3),.sum(sum4),.cout(cout4);f_adder u5(.ain(ain5),.bin(bin5),.cin(cout4),.sum(sum5),.cout(cout5);f_adder u6(.ain(ain6),.bin(bin6),.cin(cout5),.sum(sum6),.cout(cout6);精品.f_adder u7(.ain(ain7),.bin(bin7),.c

5、in(cout6),.sum(sum7),.cout(cout);endmodule4)八位加法器仿真程序:module f_adder8_vlg_tst();/ constants / general purpose registers/reg eachvec;/ test vector input registersreg 7:0 ain;reg 7:0 bin;reg cin;/ wires wire cout;wire 7:0 sum;/ assign statements (if any) f_adder8 i1 (/ port map - connection between ma

6、ster ports and signals/registers .ain(ain),.bin(bin),精品.cin(cin),.cout(cout),.sum(sum);initial begin ain=10;bin=11;cin=0;#100 ain=10;bin=10;cin=0;#100 ain=10;bin=10;cin=1;#100 ain=12;bin=18;cin=0;#100 ain=12;bin=18;cin=1;#100 $stop;end endmodule5)八位加法器仿真图:精品.6)元件原理图及元件入库:半加器原理图:精品.文件入库bsf:精品.全加器原理图:精品.全加器元件入库:精品.八位全加器rtl图:精品.八位全加器仿真图:如有侵权请联系告知删除,感谢你们的配合!精品

展开阅读全文
相关资源
猜你喜欢
相关搜索

当前位置:首页 > 科普知识


经营许可证编号:宁ICP备18001539号-1