数字电子时钟课程设计报告.pdf

《数字电子时钟课程设计报告.pdf》由会员分享，可在线阅读，更多相关《数字电子时钟课程设计报告.pdf（23页珍藏版）》请在三一文库上搜索。

1、华北科技学院课程设计 1 数字时钟课程设计报告 目录 一设计的目的、任务和要求2 二设计的方案的选择与论证4 三电路的设计5 （a）设计内容5 （b）数字时钟结构的设计5 （c）设计步骤6 1.时钟脉冲发生器的设计6 2.时分秒计数电路的设计8 3.计数器的组间级联设计13 4.校准电路的设计15 四. 电路的仿真与调试17 五总结及心得19 六附录21 七参考文献22 华北科技学院课程设计 2 一、设计的目的、任务和要求 (一)设计目的 电子技术（数字）课程设计是电子技术基础课程的实践 性教学环节，通过该教学环节，要求达到以下目的： 1.使学生进一步掌握数字电子技术的理论知识，培养学生工 程

2、设计能力和综合分析问题、解决问题的能力； 2.使学生基本掌握常用电子电路的一般设计方法，提高电子 电路的设计和实验能力； 3.熟悉并学会选用电子元器件，为以后从事生产和科研工作 打下一定的基础。 （二）设计任务 1显示时、分、秒。 2，可以 24 小时制或 12 小时制。 3具有校时功能，分别对小时和分钟单独校时，对分钟校 时的时候，最大分钟不向小时进位。校时时钟源可以手动输 入或借用电路中的时钟。 4为了保证计时准确、稳定，由晶体振荡器提供标准时间 的基准信号。 华北科技学院课程设计 3 （三）设计要求 1.设计时综合考虑实用、经济并满足性能指标要求； 2.必须独立完成设计课题； 3.合理选

3、用原件； 4.按时完成设计任务并提交设计报告。 华北科技学院课程设计 4 二、设计的方案的选择与论证 考虑到实用、 经济和性能指标的满足， 运用 CB555， 74LS160, CC4011,电阻，电容等器件经行电子时钟电路的计数及校准 功能的设计。运用 CB555 与电阻电容组合连接成一个周期为 一秒的多谐振荡器，用与非门的组合连接成校准电路对电子 时钟进行校对。在连接计算器电路时可以用整体置零法和整 体置数法。本实验电路采用整体置零法.总体电路是由各功 能电路或单元电路组成的。数字电子钟是由振荡电路、时间 计数电路、数码显示电路和校时电路组成。 华北科技学院课程设计 5 三、电路的设计 （

4、a）设计内容 运用 CB555 定时器，电阻，电容设计一个多谢振荡器， 用多片 74LS160、多片显示译码器、与非门的组合设计时、 分、秒计数器，用于非门的组合连接校准电路。用两片 74LS160 级联构成 60 进制计数器，用来计“秒” ，其 CP 输入 信号为秒脉冲；另两片 74LS160 级联构成 60 进制计数器， 用来计“分” ，其 CP 输入为“秒”变为 0 时产生的一个下降 沿信号；还有两片 74LS90 级联构成 24 进制计数器，用来计 “时” ，其 CP 输入为“分”变 0 时产生的一个下降沿信号。 这样六片 74LS160 实现了数字钟的计时功能。它们的输出用 六片数码

5、显示管显示。 （b）数字时钟主要由以下几个部分组成：秒信号发生器、 时、分、秒计数器，译码器及显示器，校时电路，清零电路 组成。 电路设计结构图如图一所示。 华北科技学院课程设计 6 图一 电路设计结构图 （c）设计步骤 1.设计时钟脉冲发生器 石英晶体振荡器的特点是振荡频率准确、电路结构简单、频 率易调整。它还具有压电效应，在晶体某一方向加一电场， 则在与此垂直的方向产生机械振动，有了机械振动，就会在 相应的垂直面上产生电场，从而机械振动和电场互为因果， 这种循环过程一直持续到晶体的机械强度限止时，才达到最 后稳定。这用压电谐振的频率即为晶体振荡器的固有频率。 一般来说，振荡器的频率越高，计

6、时精度越高，但耗电量将 华北科技学院课程设计 7 增大。如果精度要求不高也可以采用由集成电路定时器 555 与 RC 组成的多谐振荡器。根据理论知识运用，运用 CB555 定时器与电阻电容组合设计多谐振荡器的振荡器的周期为 1 秒，即周期 T=1， 根据理论知识得，多谐振荡器周期的计算公式为： ，多谐振 荡器频率的计算公式为： ，占空比的计算公式为：,通过以上 公式计算多谐振荡器的周期频率的大小跟外接电阻的阻值。 运用 CB555 定时器设计多谐振荡器，由 CB555 定时器的参数 特性可知，当电源电压为 5V 时，在 100mA 的输出电流下输 出电压的典型值为 3.3V，所以取 VCC=5

7、V 时可以满足对输出 周期为一秒的脉冲信号的要求。 令占空比 q=23，C=10uF 时，得=，则 ， 即 3C=1，则 。 通过计算得电阻 R=48K，电容 C=10uF，因两个电阻的大小相 等，所以取两只阻值为 47K 的电阻和一个阻值为 2K 的电位 器串联，得到设计电路，如图二所示。 华北科技学院课程设计 8 图二时钟脉冲发生器 2.设计时分秒计数电路 （1）秒计数器的设计 秒脉冲信号经过 6 级计数器，分别得到“秒”个位、 十位， “分”个位、 十位以及“时”个位、 十位的计时。 “秒”、 “分”计数器为 60 进制，小时为 24 进制。 60 进制计数器 数字钟的“分”和“秒”计数

8、器均为模 60 的计数器， 它们的个位都是十进制计数器，而十位则是六进制计数器， 其计数规律为： 华北科技学院课程设计 9 要想实现计数功能，可以选用 74LS90 芯片级联组成模数为 60 的计数器，也可以用 4518 双重 BCD 加法计数器芯片，采 用反馈归零法实现秒 60 进制，还可以用 74LS160 十进制芯 片来实现。若选用 74LS90 级联的话，只要一级出现问题， 则整个计数功能模块都会受到影响，从而使计数出现问题。 所以，综合考虑，选用 74LS160 十进制芯片，它不仅造价便 宜，使用普遍，而且使用方便。其管脚图如图三所示。 U1 74LS160N QA 14 QB 13

9、 QC 12 QD 11 RCO 15 A 3 B 4 C 5 D 6 ENP 7 ENT 10 LOAD 9 CLR 1 CLK 2 图三74LS160 的管脚图 秒计数器的设计电路如图四所示。 华北科技学院课程设计 10 图四 秒计数器的设计电路图 （2）分计数器的设计 同样通过整体置数法运用两片 74LS160、与非门和两片 显示译码器连接成 60 进制的计数器作为分的计数电路。两 个芯片的复位端 CLR 和分个位芯片的工作状态控制端 ENP、 ENT 接高电平，分十位芯片的工作状态控制端 ENP、ENT 接分 个位芯片的进位输出端。 分个位计数单元为 10 进制计数器，无需进制转换，当

10、 QDQCQBQA 变成 1001 时，通过与非门把它接回到置数端，计 数器的输入置为 0000，使计数器又从 0000 开始，如此重复。 华北科技学院课程设计 11 分十位计数单元为 6 进制，当 QDQCQBQA 变成 0101 时， 通过与非门把它接回置数端，计数器的输入置为 0000，计数 器又从 0000 开始，如此重复，十位和个位合起来就是 60 进 制。同时两个分计数芯片的脉冲输入端接秒计数器的进位输 出端，当各个芯片开始工作时，秒计数器的进位输出端给分 计数器的两片分计数芯片的输入高电平脉冲，使分计数器开 始计数，当分计数器的输出为 59 状态时使两个芯片的置数 端工作，进行置

11、数，同时分十位上的进位信号传输给“时” 个位的计数单元。分计数器的设计电路如图五所示。 图五 分计数器的设计电路 华北科技学院课程设计 12 （3）时计数器的设计 时计数单元为 24 进制计数器，其输出为 8421BCD 码。同样 采用十进制计数器 74160N 来实现时间计数单元的计数功能。 数字钟的“时”计数器为模 24 的计数器，它的个位是四进 制计数器，而十位则是二进制计数器，其计数规律为： 即当数字时钟运行到“23 时 59 分 59 秒”时计数器再加一个 秒脉冲时数字钟自动运行到“00 时 00 分 00 秒” ，实现日常 生活的 24 小时计数制。计数功能的原理，由振荡器给秒个

12、位每秒送一个脉冲，当个位由 0 循环到 9 时，个位向十位送 一个脉冲，这样依次的，就可以完成计数的功能。时计数器 的设计电路如图六所示。 华北科技学院课程设计 13 图六 时计数器的设计电路 3.计数器的组间级联问题 “秒”的脉冲输入端接校准电路的输出， “秒”个位的进位 输出端接“秒”十位的工作状态控制端， “秒”的进位输出 接“分”的两个芯片的脉冲输入端， “分”的个位进位输出 端接“分”十位工作状态控制端， “分”的进位输出端接“时” 的两个芯片的脉冲输入端， “时”个位进位输出端就“时” 十位的工作状态控制端， “时” “分” “秒”的复位端都接高 电平，计数器秒脉冲信号经过 6 级

13、计数器，分别得到“秒” 个位、十位、 “分”个位、十位以及“时”个位、十位的计 华北科技学院课程设计 14 时。 “秒” “分”计数器为六十进制，小时为二十四进制。电 路如图七所示。 U2 DCD_HEX U1 DCD_HEX U5 DCD_HEX U6 DCD_HEX U12 74160N QA 14 QB 13 QC 12 QD 11 RCO 15 A 3 B 4 C 5 D 6 ENP 7 ENT 10 LOAD 9 CLR 1 CLK 2 U11 74160N QA 14 QB 13 QC 12 QD 11 RCO 15 A 3 B 4 C 5 D 6 ENP 7 ENT 10 LOA

14、D 9 CLR 1 CLK 2 U8 74160N QA 14 QB 13 QC 12 QD 11 RCO 15 A 3 B 4 C 5 D 6 ENP 7 ENT 10 LOAD 9 CLR 1 CLK 2 U7 74160N QA 14 QB 13 QC 12 QD 11 RCO 15 A 3 B 4 C 5 D 6 ENP 7 ENT 10 LOAD 9 CLR 1 CLK 2 VCC 5V U13A 7400N U4 DCD_HEX U3 DCD_HEX U10 74160N QA 14 QB 13 QC 12 QD 11 RCO 15 A 3 B 4 C 5 D 6 ENP 7 EN

15、T 10 LOAD 9 CLR 1 CLK 2 U9 74160N QA 14 QB 13 QC 12 QD 11 RCO 15 A 3 B 4 C 5 D 6 ENP 7 ENT 10 LOAD 9 CLR 1 CLK 2 U14A 7400N U15A 7400N 时分秒 图七 计数器的组间级联电路图 华北科技学院课程设计 15 4.设计校准电路 在实际生活当中，由于各种各样的原因，可能会使 数字钟计时不准。当数字钟计时出现误差时，必须对时间进 行校正，通常称为“校时” 。校时是数字钟应该具备的基本 功能，要求能对时和分进行校对。 对校时电路的设计要求是，在进行小时校正时不影 响分和秒计数

16、器的正常计数；同理，进行分校正时不影响秒 计数器的正常计数。这时就要进行手动或者自动的校准。若 采用自动校准，由于脉冲一直存在，所以校准的时候会带来 不便。因此，本次设计采用手动校准。校时脉冲即为秒进位 脉冲或分进位脉冲。图 7 所示电路为校“时” 、校“分”电 路。其中 J1 为校“分”用的控制开关，J2 为校“时”用的 控制开关，J3 为总的校时开关。其中，当总校时开关打到校 准档时就进行手动校时。校准时开关接 5V 的直流电源，输 入为高电平。经过一个反相器输出低电平。输入的信号经过 三个与非门低电平 0，送到分计数器的个位计数器，就可以 进行校分。同理也可以进行校时。设计的校准电路如图

17、八所 示。 华北科技学院课程设计 16 图八 校准电路的设计电路图 华北科技学院课程设计 17 四、电路的仿真与调试 （1）可以先将系统划分为多谐振荡器、计数器、校准电路、 译码显示等部分，对它们分别进行设计与调试，最后联机统 调。 （2）各部件调试完毕后，用示波器或频率计观察石英晶体 振荡器的输出频率 （3）将频率为 1Hz 的标准秒脉冲信号分别送入“时“分” 、 “秒”计数器，检查各级计数器的工作状况。 （4）各部件调试正常后，进行组装联调，检查校准电路是 否可以实现快速校时，最后对系统进行微调。 （5）仿真调试完毕后得电子时钟总电路，如图九所示。 华北科技学院课程设计 18 U2 DCD

18、_HEX U1 DCD_HEX U5 DCD_HEX U6 DCD_HEX U12 74160N QA 14 QB 13 QC 12 QD 11 RCO 15 A 3 B 4 C 5 D 6 ENP 7 ENT 10 LOAD 9 CLR 1 CLK 2 U11 74160N QA 14 QB 13 QC 12 QD 11 RCO 15 A 3 B 4 C 5 D 6 ENP 7 ENT 10 LOAD 9 CLR 1 CLK 2 U8 74160N QA 14 QB 13 QC 12 QD 11 RCO 15 A 3 B 4 C 5 D 6 ENP 7 ENT 10 LOAD 9 CLR 1

19、 CLK 2 U7 74160N QA 14 QB 13 QC 12 QD 11 RCO 15 A 3 B 4 C 5 D 6 ENP 7 ENT 10 LOAD 9 CLR 1 CLK 2 VCC 5V U13A 7400N U4 DCD_HEX U3 DCD_HEX U10 74160N QA 14 QB 13 QC 12 QD 11 RCO 15 A 3 B 4 C 5 D 6 ENP 7 ENT 10 LOAD 9 CLR 1 CLK 2 U9 74160N QA 14 QB 13 QC 12 QD 11 RCO 15 A 3 B 4 C 5 D 6 ENP 7 ENT 10 LOAD

20、 9 CLR 1 CLK 2 U14A 7400N U15A 7400N U22A 74AS00N U24A 74AS00N U23A 74AS00N J3 Key = C U29A 4069BD_5V U28A 4069BD_5V U19A 74AS00N U21A 74AS00N U20A 74AS00N J2 Key = B U27A 4069BD_5V U26A 4069BD_5V U16A 74AS00N U18A 74AS00N U17A 74AS00N J1 Key = A U25A 4069BD_5V VCC 5V VCC 5V VCC OUT U30 555_TIMER_RA

21、TED GND DIS RST THR CON TRI R1 47k R2 47k R3 2k Key=A 50% C1 10F C2 10nF J4 Key = Space 时分秒 图九 电子时钟电路图 华北科技学院课程设计 19 五、总结及心得 大三我们已经学习了数字电子电路和模拟电子电路，对 电子技术有了一些初步了解，但那都是一些理论的东西。通 过这次对数字钟的设计与制作，让我们了解了电路的设计程 序，也对数字钟的原理与设计理念有了一定的了解。我们知 道了如何设计出 1HZ 的信号，也对时分秒的设计有了一定的 了解，并且知道在实际电路一般步骤为由数字钟系统组成框 图按照信号的流向分级安装

22、，逐级级联，这里的每一级是指 组成数字钟的各功能电路。 同时，在此次的数字钟设计过程中，我们更进一步地熟 悉了芯片的结构及掌握了各芯片的工作原理和其具体的使 用方法，也锻炼了自己独立思考问题的能力和通过查看相关 资料来解决问题的习惯。虽然这只是一次简单的课程设计， 但通过这次课程设计我们了解了课程设计的一般步骤，和设 计中应注意的问题。此外，我们也深刻地体会到设计一个电 路前先进行仿真的重要性，更深有体会，通过仿真可以对自 己设计得电路进行逐级排查和调试，找出电路中问题的所在， 及时纠正自己的错误。 华北科技学院课程设计 20 回顾这次的课程设计，让我感慨颇多，从选题到定稿， 从理论到实践，在

23、这过程中我学到很多很多的东西，而且巩 固了以前所学过的知识，学到了很多在书本上所没有学到过 的知识。通过这次课程设计使我懂得了理论与实际相结合是 很重要的，只有理论知识是远远不够的，只有把所学的理论 知识与实践相结合起来，从理论中得出结论，才能真正为社 会服务，从而提高自己的实际动手能力和独立思考的能力。 在设计的过程中遇到问题，可以说得是困难重重，在设计和 调试中出现了许多问题，同时也发现了自己的不足之处，对 以前所学过的知识理解得不够深刻，掌握得不够牢固。在以 后的学习过程中，我会做到对所学的知识深入理解，加强巩 固，做到理论和实际紧密结合。 总的来说，我们在这次课程设计中加强了理论知识的

24、学 习和提高了动手能力和思考能力以及分析问题，解决问题的 能力。同时也提高了自己的团队协作能力，为以后的学习工 作打下一定的基础。 华北科技学院课程设计 21 六、 附录 74LS160 VCC OUT U30 555_TIMER_RATED GND DIS RST THR CON TRI 555 定时器 U1 DCD_HEX 显示译码器 U13A 7400N 与非门非门 J4 Key = Space J1 Key = A R3 2k Key=A 50% R2 47k R1 47k 华北科技学院课程设计 22 七、参考文献 1彭介华.电子技术课程设计指导.北京：高等教育出版社 2孙梅生，李美莺，徐振英. 电子技术基础课程设计. 北 京：高等教育出版社 3梁宗善. 电子技术基础课程设计. 武汉：华中理工大学 出版社 4张玉璞，李庆常. 电子技术课程设计. 北京：北京理工 大学出版社 5闫石主编数字电子技术基础（第四版） 数字时钟课程设计 23