数字电子技术总复习.pptx

《数字电子技术总复习.pptx》由会员分享，可在线阅读，更多相关《数字电子技术总复习.pptx（90页珍藏版）》请在三一文库上搜索。

1、数字电子技术总复习,第一章 逻辑代数,一、二进制数表示法,1.任意(N)进制数展开式的普遍形式：, 第 i 位的系数, 第 i 位的权,2. 几种常用进制数之间的转换,(1) 二-十转换：,(2) 十-二转换：,整数的转换-连除法,小数的转换-连乘法,快速转换法：拆分法,(3) 二-八转换:,(4) 八-二转换:,（5）二-十六转换：,（6）十六-二转换：,二进制代码：,编码后的二进制数。,用二进制代码表示十个数字符号 0 9，又称为 BCD 码（Binary Coded Decimal ）,几种常见的BCD代码：,8421码,余 3 码,2421码,5211码,余 3 循环码,二、二进制代码

2、,二-十进制代码：,有权码,无权码,三、 基本和常用逻辑运算,1. 与逻辑：,2. 或逻辑：,3. 非逻辑：,(1) 与非逻辑 (NAND),(2) 或非逻辑 (NOR),(3) 与或非逻辑 (AND OR INVERT),4. 几种常用复合逻辑运算,(4) 异或逻辑 (ExclusiveOR),(5) 同或逻辑 (ExclusiveNOR),(异或非),= AB,5. 逻辑符号对照,美国符号,国标符号,国标符号,美国符号,或：,0 + 0 = 0,1 + 0 = 1,1 + 1 = 1,与：,0 0 = 0,0 1 = 0,1 1 = 1,非：,（二、）变量和常量的关系(变量：A、B、C),

3、或：,A + 0 = A,A + 1 = 1,与:,A 0 = 0,A 1 = A,非：,四、 公式和定理,（一、） 常量之间的关系(常量：0 和 1 ),（三、）与普通代数相似的定理,交换律,结合律,分配律,（四、）逻辑代数的一些特殊定理,同一律,A + A = A,A A = A,还原律,将Y 式中“.”换成“+”,“+”换成“.” “0”换成“1”,“1”换成“0” 原变量换成反变量，反变量换成原变量,（五、）关于等式的三个规则,1. 代入规则：,等式中某一变量都代之以一个逻辑函数，则等式仍然成立。,2. 反演规则：,不属于单个变量上的反号应保留不变,3. 对偶规则：,如果两个表达式相等

4、，则它们的对偶式也一定相等。,将 Y 中“. ”换成“+”,“+”换成“.” “0” 换成“1”,“1”换成“0”,（六、）若干常用公式,（七、）关于异或运算的一些公式,异或,同或,AB,(1) 交换律,(2) 结合律,(3) 分配律,(4) 常量和变量的异或运算,(5) 因果互换律,如果,则有,= AB,（一、）标准与或表达式,五、 逻辑函数的标准与或式和最简式,标准与或式就是最小项之和的形式,1. 最小项的概念：,2. 最小项的性质：,(1) 任一最小项，只有一组对应变量取值使其值为 1 ；,(2) 任意两个最小项的乘积为 0 ；,(3) 全体最小项之和为 1 。,3. 最小项的编号：,4

5、. 最小项是组成逻辑函数的基本单元,任何逻辑函数都是由其变量的若干个最小项构成，都可以表示成为最小项之和的形式。,六、 逻辑函数的公式化简法,一、并项法:,二、吸收法：,三、消去法：,四、配项消项法：,七、 逻辑函数的图形化简法,（一、）逻辑变量的卡诺图(Karnaugh maps),2. 卡诺图的特点：,用几何相邻表示逻辑相邻,(1) 几何相邻：,相接 紧挨着,相对 行或列的两头,相重 对折起来位置重合,(2) 逻辑相邻：,两个最小项只有一个变量不同,化简方法：,逻辑相邻的两个最小项可以合并成一项，并消去一个因子。,1. 卡诺图的画法：,3. 卡诺图中最小项合并规律：,(1) 两个相邻最小项

6、合并可以消去一个因子,(2) 四个相邻最小项合并可以消去两个因子,(3) 八个相邻最小项合并可以消去三个因子,2n 个相邻最小项合并可以消去 n 个因子,要点：,（1）一个组合的方格数必须是2的幂，即 201，212，224，238等等。因此， 不可能将三个方格组组合成一个组合，即使它 们都是相邻的。,（2）不可能组合逻辑上不相邻的最小项对。 因此，要合并的对应方格必须构成矩形或正 方形。,（二、）逻辑函数的卡诺图表示法,1. 根据变量个数画出相应的卡诺图；,2. 将函数化为最小项之和的形式；,3. 在卡诺图上与这些最小项对应的位置上填入 1 ， 其余位置填 0 或不填。,（三、） 具有约束的

7、逻辑函数的化简,1.约束项：,不会出现的变量取值所对应的最小项。,(2) 在逻辑表达式中，用等于 0 的条件等式表示。,2. 约束条件的表示方法,(1) 在真值表和卡诺图上用叉号()表示。,3.化简步骤:,(1) 画函数的卡诺图，顺序 为：,(2) 合并最小项，画圈时 既可以当 1 ，又可以当 0,(3) 写出最简与或表达式,注意：合并时，究竟把 作为 1 还是作为 0 应以得到的包围圈最大且个数最少为原则。包围圈内都是约束项无意义。只要把所有的1圈完即可。,八、逻辑函数的表示方法及其相互之间的转换,一、逻辑表达式,二、真值表,三、卡诺图,第二章 门电路,一、 分立元器件门电路,（一）二极管与

8、门,（二）二极管或门,二、 TTL门电路,Roff 关门电阻（ 0.7 k）,即：当 Ri 为 0 .7 k 以下电阻时 , 输入端相当于低电平。,Ron 开门电阻（2.5k）,即：当 Ri 为 2.5 k 以上电阻时 , 输入端相当于高电平。,三、集电极开路门OC 门(Open Collector Gate),1. 符号,2. OC 门的主要特点,OC 门必须外接负载电阻 和电源才能正常工作。,Y,四、 输出三态门 TSL门(Three - State Logic),正常工作状态：,0 或 1,高阻态,3. 实现线与逻辑,应用举例：,(1) 用做多路开关,(2) 用于信号双向传输,(3) 构

9、成数据总线,第三章 组合逻辑电路,一、 概述,1. 逻辑功能特点,电路在任何时刻的输出状态只取决于该时刻的输入 状态，而与原来的状态无关。,2. 电路结构特点,(1) 输出、输入之间没有反馈延迟电路,(2) 不包含记忆性元件(触发器)，仅由门电路构成,二、组合逻辑电路的分析方法,分析步骤,逻辑图,逻辑表达式,化简,真值表,说明功能,三、组合逻辑电路的设计方法,设计步骤,逻辑抽象,列真值表,写表达式 化简或变换,画逻辑图,四、半加器和全加器,1. 半加器（Half Adder）,两个 1 位二进制数相加不考虑低位进位。,2. 全加器（Full Adder）,两个 1 位二进制数相加，考虑低位进位

10、。,五、加法器（Adder）,1. 4 位串行进位加法器,2. 超前进位加法器,六、数值比较器,七、 编码器（Encoder）,二进制编码器,二十进制编码器,分类：,普通编码器,优先编码器,或,八、二进制译码器 (Binary Decoder),2 线 4 线译码器,3 线 8 线译码器,4 线 16 线译码器,九、二-十进制译码器 (Binary-Coded Decimal Decoder),将 BCD 码翻译成对应的十个输出信号,半导体显示(LED),液晶显示(LCD),共阳极,每字段是一只 发光二极管,十、显示译码器,数码显示器, 低电平驱动, 高电平驱动,共阴极,十一、 数据选择器 (

11、 Data Selector ),1. 4 选 1 数据选择器,函数式,2. 8 选 1 数据选择器,十二、 用 MSI 实现组合逻辑函数,1. 用数据选择器实现组合逻辑函数,基本原理和步骤,1) 原理：,选择器输出为标准与或式，含地址变量的 全部最小项。例如,而任何组合逻辑函数都可以表示成为最小项之和 的形式，故可用数据选择器实现。,4 选 1,8 选 1,2步骤,(1) 根据 n = k - 1 确定数据选择器的规模和型号,(n 选择器地址码，k 函数的变量个数),(2) 写出函数的标准与或式和选择器输出信号表达式,(3) 对照比较确定选择器各个输入变量的表达式,(4) 根据采用的数据选择

12、器和求出的表达式画出连线图,例 ,用数据选择器实现函数,2 用二进制译码器实现组合逻辑函数,基本原理与步骤,1) 基本原理：,二进制译码器又叫变量译码器或最小项 译码器,它的输出端提供了其输入变量的 全部最小项。,任何一个函数都可以 写成最小项之和的形式,2) 基本步骤,(1) 选择集成二进制译码器,(2) 写函数的标准与非-与非式,(3) 确认变量和输入关系,例 用集成译码器实现函数,(4) 画连线图,十三、 ROM 的结构和工作原理,1. 基本结构,（一）ROM 的结构示意图,地址输入,数据输出, n 位地址, b 位数据,最高位,最低位,2. 内部结构示意图,存储单元,数据输出,字 线,

13、位线,地址译码器,ROM 存储容量 = 字线数 位线数 = 2n b（位）,地 址 输 入,（二） ROM 应用举例及容量扩展,1、ROM 应用举例,用 ROM 实现以下逻辑函数,例 3.6.2,Y1= m (2,3,4,5,8,9,14,15）,Y2= m (6,7,10,11,14,15）,Y3= m (0,3,6,9,12,15）,Y4= m (7,11,13,14,15）,译码器,编码器,例 用EPROM实现输出函数,存储容量 256 4,8 位地址,256 = 28,4 位数据输出,存储容量 8k8,8k=8210 =213,13 位地址,8 位数据输出,2、ROM 容量扩展,1.

14、存储容量,存储器存储数据的能力，为存储器含存储单元 的总位数。,存储容量 = 字数 位数,字 word,位 bit,十四、 组合电路中的竞争冒险,（一） 竞争冒险的概念及其产生原因,1、竞争冒险的概念,2、产生竞争冒险的原因,（二）竞争与冒险的判断,第四章 触发器,一、 基本触发器,1. 特性表：,R S,Q n+1,0 0,0 1,1 0,1 1,Q n,保持,1,置 1,0,不用,置 0,不允许,2. 特性方程：,约束条件,与非门构成：,特性表和特性方程,约束条件,或非门构成：,特性表：,特性方程:,约束条件,CP = 1期间有效,主要特点：,1. 时钟电平控制,CP = 1 期间接受输入

15、信号；,CP = 0 期间输出保持不变。,（抗干扰能力有所增强）,2. RS 之间有约束,一、 同步触发器,同步 RS 触发器,同步 D 触发器,（CP = 1期间有效）,主要特点：,1. 时钟电平控制，无约束问题；,2. CP = 1 时跟随。,下降沿到来时锁存,三、 边沿触发器,1 边沿 D 触发器,符号,特性表,CP 上升沿触发,2 边沿 JK 触发器,国 标 符 号,三、主要特点,(一) CP 的上升沿或下降沿触发；,(二) 抗干扰能力极强，工作速度很高，在触发沿瞬间，按 的规定更新状态；,(三) 功能齐全(保持、置 1、置 0、翻转)，使用方便。,特 性 表,四、 时钟触发器的功能分

16、类,（一）RS 型和 JK 型触发器,1.RS 型触发器,符号,特性表,Q n,1,0,不用,保持,置1,置0,不许,特性方程,约束条件,CP 下降沿 时刻有效,延迟输出 (主从),2. JK 型触发器,符号,特性表,Q n,0,1,保持,置0,置1,翻转,特性方程,CP下降沿 时刻有效,1. D 型触发器,符号,特性表,特性方程,CP 上升沿 时刻有效,置 0,置 1,（二）D 型、T 型和 T 型触发器,2. T 型触发器,保持,翻转,CP 下降沿时刻有效,3.T 型触发器,翻转,CP 下降沿时刻有效,一、概 述,（一）时序电路的特点,1. 定义,任何时刻电路的 输出，不仅和该时刻 的输入

17、信号有关，而 且还取决于电路原来 的状态。,2. 电路特点,(1) 与时间因素 (CP) 有关；,(2) 含有记忆性的元件(触发器)。,输 入,输 出,第五章 时序逻辑电路,（二）时序电路逻辑功能表示方法,1. 逻辑表达式,(1) 输出方程,(3) 状态方程,(2) 驱动方程,2. 状态表、卡诺图、状态图和时序图,（三）时序逻辑电路分类,1. 按逻辑功能划分：,计数器、寄存器、读/写存储器、 顺序脉冲发生器等。,2. 按时钟控制方式划分：,同步时序电路,触发器共用一个时钟 CP，要更新状态的触发器同时翻转。,异步时序电路,电路中所有触发器没有共用一个 CP。,3. 按输出信号的特性划分：,Mo

18、ore型,Mealy型,二、时序电路的基本分析和设计方法,（一、） 时序电路的基本分析方法,1. 分析步骤,时序电路,时钟方程,驱动方程,状态表,状态图,时序图,CP 触 发 沿,特性方程,输出方程,状态方程,计算,能否自启动?,能自启动：,存在无效状态，但没有 形成循环。,不能自启动：,无效状态形成循环。,（二） 时序电路的基本设计方法,1. 设计的一般步骤,时序逻辑 问题,逻辑 抽象,状态转换 图（表）,状态 化简,最简状态 转换图（表）,电路方程式 （状态方程）,求出 驱动方程,选定触发 器的类型,逻辑 电路图,检查能否 自启动,三、计数器 (Counter),（一） 计数器的特点和分类

19、,计数器的功能及应用,1. 功能：,对时钟脉冲 CP 计数。,2. 应用：,分频、定时、产生节拍脉冲和脉冲 序列、进行数字运算等。,计数器的特点,1. 输入信号：,计数脉冲 CP,Moore 型,2. 主要组成单元：,时钟触发器,（二） 计数器的分类,按数制分：,二进制计数器 十进制计数器 N 进制(任意进制)计数器,按计数 方式分：,加法计数器 减法计数器 可逆计数 (Up-Down Counter),按时钟 控制分：,同步计数器 (Synchronous ) 异步计数器 (Asynchronous ),按开关 元件分：,TTL 计数器 CMOS 计数器,（三） 二进制计数器,计数器计数容量

20、、长度或模的概念,计数器能够记忆输入脉冲的数目，即电路的有效状态数 M 。,3 位二进制同步加法计数器：,0000,1111,/1,4 位二进制同步加法计数器：,000,111,/1,n 位二进制同步加法计数器：,(四) 集成二进制同步计数器,1. 集成 4 位二进制同步加法计数器,引脚排列图,逻辑功能示意图,0 0 1 1,Q3 Q0 = 0000,同步并行置数,异步清零,Q3 Q0 = D3 D0,1) 74LS161 和 74LS163,74161的状态表,CTP = CTT = 1,二进制同步加法计数,CTPCTT = 0,保持,若 CTT = 0,CO = 0,若 CTT = 1,7

21、4163,（五） 十进制计数器,（8421BCD 码）,状态图,(六) 集成十进制同步计数器,74160、74162,(引脚排列与74161相同),异步清零功能：,(74162 同步清零),同步置数功能：,同步计数功能：,保持功能：,进位信号保持,进位输出低电平,1. 集成十进制同步加法计数器,（七） N 进制计数器,方法,用触发器和门电路设计,用集成计数器构成,清零端,置数端,(同步、异步),1、利用同步清零或置数端获得 N 进制计数,思 路：,2. 求归零逻辑表达式；,1. 写出状态 SN 1 的二进制代码；,3. 画连线图。,步 骤：,2、利用异步清零或置数端获得 N 进制计数,当计数到

22、 SN 时，立即产生清零或置数信号， 使返回 S0 状态。（瞬间即逝）,1. 写出状态 SN 的二进制代码；,2. 求归零逻辑表达式；,3. 画连线图。,(八) 计数容量的扩展,1. 集成计数器的级联,CP,1,CO0,16 16 = 256,2. 利用级联获得大容量 N 进制计数器,1) 级联 N1 和 N2 进制计数器，容量扩展为 N1 N2,例,用 74160（2） 构成 六十 进制计数器,60 = 6 10 = N1 N2 = N,2) 用归零法或置数法获得大容量的 N 进制计数器,例 试分别用 74161 和 74162 接成六十进制计数器。,用 SN 产生异步清零信号：,用 SN1

23、 产生同步置数信号：,先用两片74161构成 256 进制计数器,74162 同步清零，同步置数。,再用归零法将M = 100改为N = 60进制计数器，,即用SN1产生同步清零、置数信号。,先用两片74162构成 1010 进制计数器，,第六章 脉冲的产生与整形电路,一、 施密特触发器 （Schmitt Trigger）,2. 施密特触发器属于“电平触发”型电路，不依赖于边沿陡峭的脉冲。,施密特触发器是具有电压滞后特性的数字传输门。其特点如下：,1.特性与原理,1. 输入电平的阈值电压由低到高为 ，由高到低为 ，且 ，输出的变化滞后于输入，形成回环。,施密特触发器的电压传输特性,施密特触发器

24、的回环特性,输入电压增加,输入电压减小,输入电压增加,输入电压减小,施密特触发器符号：,（1）电路组成及工作原理,uI,工作原理,0,1,1,0,1,0,UCO,外加 UCO 时, 可改变阈值和回差电压,uO2,uI 上升时与 2VCC/3 比,uI 下降时与 VCC/3 比,2.用 555 定时器构成的施密特触发器,2. 滞回特性,UT,UT+,uI 增大时与上限阈值比,特点:,uI 减小时与下限阈值比,上限阈值电压,3. 主要静态参数,回差 电压,下限阈值电压,回差电压,UT = UT+ UT,二、 单稳态触发器,1.特点:,1.） 只有两种状态: 稳态和暂稳态；,2. ）外来触发 （窄）

25、 脉冲使: 稳态暂稳态稳态；,3.） 暂稳态持续时间仅取决于电路参数, 与触发脉冲无关。,稳态,暂态,2. 用 555 定时器构成的单稳态触发器,工作波形,uO,uC,0,2VCC/ 3,VCC,uO,主要参数,1. ） 输出脉冲宽度 tw,2.） 恢复时间 tre,很小,2 = RCESC,3.） 最高工作频率 fmax,三、多谐振荡器 Astable Multivibrator,充电时间常数,1= （R1+R2）C,放电时间常数,2 = R2C,uO,uC,3. 振荡频率 f,tw1= 0.7 (R1+R2) C,tw2 = 0.7R2C,T = 0.7（R1+2R2）C,振荡周期：,振荡

26、频率：,占空比：,第七章 数模与模数转换电路,（一）输入为 n 位二进制数时的表达式,当 D = dn-1 dn-2 d1 d0,Ku 转换比例系数,一、 D / A转换,LSB Least Significant Bit,（二）分辨率（Resolution）,FSR Full Scale Range,二、 A / D 转换器（ADC）,（一）模拟量到数字量的转换过程,模拟量,数字量,量化编码,取样保持,（S / H Sample / Hold）,转换过程：,采样、保持、量化、编码。,量化,把取样后的保持信号化为量化单位的整数倍。,编码,把量化的数值用二进制代码表示。,取样：把时间连续变化的信号变换为时间离散的信号。,保持：保持取样信号,使有充分时间将其变为数字信号。,（二）常用AD转换电路,1.逐次渐近型 A/D 转换器,2. 双积分型 A/D 转换器,3. 并联比较型A/D转换器,转换速度,并联比较型 逐次比较型 双积分型,EDA技术的基础知识：,1.VHDL语言基础,2.QuartusII的应用,