《数字电路实验讲义.doc》由会员分享，可在线阅读，更多相关《数字电路实验讲义.doc（17页珍藏版）》请在三一文库上搜索。
1、数字电路实验讲义目 录1 数字电路实验箱简介2 实验一 基本门电路和触发器的逻辑功能测试 3 实验二 常用集成组合逻辑电路（MSI）的功能测试及应用4 实验三 常用中规模集成时序逻辑电路的功能及应用5 实验四 组合逻辑电路的设计6 实验五 时序逻辑电路的设计7 实验六 综合设计实验8 附录 功能常用芯片引脚图数字电路实验箱简介TPE系列数字电路实验箱是清华大学科教仪器厂的产品，该实验箱提供了数字电路实验所必需的基本条件。如电源，集成电路接线板，逻辑电平产生电路，单脉冲产生电路和逻辑电平测量显示电路，实验箱还为复杂实验提供了一些其他功能。下面以JK触发器测试为例说明最典型的测试电路，图1为74L
2、S112双JK触发器的测试电路。其中Sd、Rd 、J、K为电平有效的较入信号，由实验箱的逻辑电平产生电路提供。CP为边沿有效的触发信号，由单脉冲产生电路提供。和为电路的输出，接至逻辑电平测量显示电路，改变不同输入的组合和触发条件，记录对应的输出，即可测试该触发器的功能。图1. JK触发器测试电路实验一 基本门电路和触发器的逻辑功能测试一、 实验目的1、掌握集成芯片管脚识别方法。2、掌握门电路逻辑功能的测试方法。3、掌握RS触发器、JK触发器的工作原理和功能测试方法。二、实验设备与器件1、数字电路实验箱2、万用表3、双列直插式组件74LS00：四2输入与非门74LS86：四2输入异或门74LS1
3、12：双J-K触发器三、实验原理与内容1、测试与非门的逻辑功能74LS00为四2输入与非门，在一个双列直插14引脚的芯片里封装了四个2输入与非门，引脚图见附录。14脚为电源端，工作时接5V,7脚为接地端，1A，113和1Y组成一个与非门，。剩余三个与非门类似。按图11连接实验电路。改变输信号，测量对应输出，填入表11中，验证其逻辑功能。图11 74LS00测试电路表11 74LS00测试结果1A1B1Y000110112、测试基本RS触发器功能两个与非门相接可构成基本RS触发器，R、S为触发器的清0和置1输入端。输入低电平有效。R、S同时为1时，清0置1都无效，维持原状。当R、S同时为0时。端
4、都输出1，并没有不确定输出，但不满足互补的关系。当R，S同时由0变成1以后，Q端和的输出满足互补条件，但Q端可能有不确定的输出产生。基本RS触发器的测试电路如图12所示。图12 基本RS触发器测试电路（1）按表12的顺序在R和S端输入信号，观察并记录端输出，并说明触发器执行的是什么操作。表12基本RS触发器测试结果 表13基本RS触发器测试结果续RSQ功能说明RSQ功能说明0100111110001111（2）重新连接电路将R和S并联，按表13控制输入信号即控制R和S同时由0变成1，多次重复，观察R和S为1时Q和端的状态，是否有不同的组合，以正确理解不定状态的含义。3、JK触发器功能测试74L
5、S112为双JK触发器，该器件为16脚芯片，16脚为电源端，8脚为接地端，标号带1的信号端组成一个JK触发器，剩余为另一个JK触发器。例如：1CP、1J、1K为第一个JK触发器的CP端J端和K端。相应输出为1Q和1，1Rd和1Sd分别是其直接清0和直接置1端，JK触发器的特性方程是，图13是其测试电路，按表14顺序测试其功能。图13 74LS112测试电路表14 74LS112测试结果CPJKQn功能说明01XXXX10XXXX11000110011101011011111001110111110111114、自行安排测试电路。测试74LS86四2输入异或门的功能。74LS86的原理和引脚请参
6、阅附录。四、实验报告要求1、按照实验内容的要求记录其对应的结果，画出其逻辑图，写出其对应表达式。并且解释实验结果。2、简要说明测试过程的注意事项。3、回答思考题。五、思考题1、如何判别你所测试的逻辑门电路的功能是否正确？2、如果测试的逻辑门电路的功能不对，你如何查找原因？实验二 常用集成组合逻辑电路（MSI）的功能测试及应用 一、实验目的1、掌握常用中规模集成组合逻辑电路的功能。2、掌握常用中规模集成组合逻辑电路的测试方法。3、掌握常用中规模集成组合逻辑电路的应用。二、实验设备与器件1、数字电路实验箱2、万用表3、双列直插式组件74LS138三线一八线译码器一片74LS151八选一数据选择器一
7、片74LS20二一4输入与非门三、实验原理及内容1、译码器基本功能的测试74LS138为三线八线二进制译码器。C、B、A为代码输入端，C是高位，G1、G2A、G2B为使能端，当G1为高G2A、G2B为低时，使能有效。C、B、A三位代码的每种组合有相应的Yi译码输出。例如CBA为110时，Y6有效输出0。其余Yi无效输出1.对应值为输出Yi的逻辑式为：，mi是变量C，B，A的最小项。按图21连接测试电路。并按表21测试其基本功能。图21 74LS138测试电路表21 74LS138功能测试表输 入输出使能端选择端Y0Y1Y2Y3Y4Y5Y6Y7GG2AG2BCBAX10XXXX01XXX0XXX
8、XX1000001000011000101000111001001001011001101001112、数据选择器的功能测试74LS151为八选一数据选择器，C，B，A为通道信号，G为低有效的使能端，D0D7为数据输入端，Y为输出端，是其互补输出，当G为低时器件根据C，B，A的值从D0D7中选择一个送到Y端输出。例如，CBA为011时，Y=D3，Y的逻辑式为： 式中为CBA的最小项。表22是74LS151的功能表。自行安排实验电路和数据表格测试其基本功能。表22 74LS151的功能表输 入输 出使能G选择YCBAHLHLLLLD0LLLHD1LLHLD2LLHHD3LHLLD4LHLHD5L
9、HHLD6LHHHD73、图22是以74LS138为基础构成的组合电路，连接电路并测试和记录其输入、输出关系。说明实现了何种逻辑功能。图22 74LS138应用电路4、图23是以74LS151为基础构成的组合电路。连接电路并测试和记录，其输入输出关系。并说明实现了何种功能。图23 74LS151应用电路四、实验报告要求1、按实验步骤记录所要求的数据，完成各功能表，解释实验结果。2、简要说明译码器和数据选择器的逻辑功能测试方法。3、若发生故障，试给出原因分析。4、回答思考题。五、思考题1、中规模集成芯片的使能端具有什么作用？举例说明。2、什么是低电平有效？举例说明。3、三线八线译码器能实现几个输
10、入变量、几个输出变量的逻辑函数？4、八选一数据选择器能实现几个输入变量、几个输出变量的逻辑函数？实验三 常用中规模集成时序逻辑电路的功能及应用一、实验目的1、掌握常用中规模集成时序逻辑电路的测试方法。2、掌握常用中规模集成计数器，寄存器的逻辑功能。3、掌握常用中规模集成时序逻辑电路的应用及功能扩展。二、实验设备与器件1、 数字电路实验箱。2、万用表。3、双列直插式组件74LS194四位双向移位寄存器一片74LS161同步四位二进制加法计数器一片74LS90异步二一五一十进制计数器一片74LS00四2输入与非门一片三、实验原理和内容1、二进制计数器功能测试74LS161是四位二进制同步加法计数器
11、，带有异步清零和同步预置及使能功能Rd为异前清0输入端，LD为同步预置输入端S1，S2为使能端。D3D0为预置输入数据端。Q3Q0为计数输出，C为进位输出端。表31为74LS161的功能表。表3-1 74LS161的功能表清零RD预置LD使能时钟预置数据输入输出S1S2CPD0D1D2D3Q0Q1Q2Q3LLLLLHLD0D1D2D3D0D1D2D3HHL保持HHL保持HHHH计数图31 74LS161基本测试电路按图31连接测试电路，并按以下步骤进行测量。（1）Rd=0，测量其输出，说明其功能。（2）Rd=1,LD=0,CP；测量输出，说明其功能。（3）Rd=1,LD=1,EP=1,ET=O
12、,CP；测量输出，说明其功能。（4）Rd=1,LD=1,EP=0,ET=1,CP；测量输出，说明其功能。（5）Rd=1,LD=1,EP=1,ET=1,CP；测量输出，并画出状态转换图，说明其功能。2、十进制计数器的功能测试74LS90为二五十进制计数器，S9（1），S9（2）为置九输入端，R0（1），R0（2）为清零输入端，CP0为二进制数器输入端，对应输出为Q0，CP1为五进制计数器的输入端，对应的输入为Q3，Q2，Q1。表32是74LS90的功能表。自行安排测试电路，测试其置九、清零和二进制，五进制及十进制计数功能。表32 74LS90功能表复位输入置位输入时钟输出R0（1）R0（2）R9
13、（1）R9（2）CPQ0Q1Q2Q3HHLLLLLHHLLLLLHHHLLLLL计数LL计数LL计数LL计数3、任意进制计数器图32为74LS161加上反馈清零后构成的十二进制计数器。（1）连接电路测试其计数状态转换关系。（2）自行修改电路用反馈预置实现相同状态转换关系。图32 74LS161应用电路4、移位寄存器功能测试74LS194为四位双向移位寄存器，Rd为异步清定输入端，S1，S0为功能控制端，配合CP正沿可实现保持、左移、右移和并行输入的功能。表33 74LS194的功能表。自行设计测试电路，测试其功能。33 74LS194的功能表序号清零RD输入输出控制信号串行输入时钟脉冲CP并行
14、输入QDQCQBQAS1S0左移DSL右移DSRABCD1LLLLL2HH(L)3HHHDCBADCBA4HHLHH5HHLLL6HLHHH7HLHLL8HLL四、实验报告要求1、按实验内容要求记录实验数据，说明其逻辑功能。2、若发生故障，试给出原因分析。3、总结中规模集成计数器构成任意进制计数器的方法。4、回答思考题。五、思考题1、同步预置与异步预置，在设计应用电路时有何不同。实验四 组合逻辑电路的设计一、实验目的1、掌握组合逻辑电路的一般设计方法。2、掌握MSI实现组合逻辑电路的方法。2、 掌握MSI的功能扩展。二、设计要求1、设计一个全减器，设Ai、Bi、Ci-1分别为某位的被减数、减数
15、低一位的借位，Si和Ci分别为该位的差和向高一位的借位，要求用MSI实现。2、设计三个开关控制一个灯的电路，要求任一开关都可随意控制灯的亮与灭，试用两种不同的方法（SSI，MSI）实现。3、试用两片并行加法器（74LS283）和必要的门电路设计一个BCD码加法器。根据BCD的运算规则，当两数之和小于或等于9（1001）时，所得结果即为输出；当所得结果大于9（10101111）或有进位时，则应加6（0110），这样一方面给出进位输出信号，同时得到一个小于9的输出结果。4、试用两片八线一三线优先编码器（74LS148）设计一个十六线一四线优先编码器，要求输入低电平有效，输出高电平有效。三、实验报告
16、要求1、要求有详细的设计过程及设计原理电路图。2、要求列出详细的设备及元器件清单。3、要求拟定实验测试方法，步骤及数据测试表格。4、要求画出电路接线图，列出电路测试数据表。5、回答思考题。四、思考题1、总结用MSI和SSI设计组合逻辑电路的方法与两种方法的异同。2、完成同一逻辑功能是否用MSI器件一定比用SSI器件简单？举例说明。3、你在设计电路与实验调试电路中遇到哪些问题？你是如何分析和解决这些问题的？实验五 时序逻辑电路的设计一、实验目的1、掌握时序逻辑电路的一般设计方法。2、掌握用中规模集成计数器构成任意进制计数器的方法。3、掌握中规模集成计数器的扩展。二、设计要求1、试分别用74LS1
17、61、74LS90设计一个七进制计数器。2、试选用合适器件实现下列状态转换图。000100100011010001010110011100013、试用两片74LS90设计一个100进制计数器，再将其转化为60进制计数器。4、试用两片74LS161采用三种不同的方法设计一个24进制计数器。三、实验报告要求1、要求有详细的设计过程及设计原理电路图。2、要求列出详细的设备及元器件清单。3、要求拟定实验测试方法、步骤及数据测试表格。4、要求画出电路接线图，列出电路测试数据表。5、回答思考题。四、思考题1、总结用中规模集成计数器构成任意进制计数器的方法？2、总结时序逻辑电路的自启动设计方法？并举例说明。
18、3、你在设计电路与实验调试电路中遇到哪些问题？你是如何分析和解决这些问题的？实验六 综合设计实验一、实验目的1、掌握常用波形产生和变换电路的设计方法。2、熟悉D/A变换器的电路和应用。二、设计要求1、分别用555电路和门电路设计一频率为1KHZ的多谐振荡器。2、用555电路设计一输出脉宽在0.2ms0.8ms可调的单稳态电路。3、设计一个D/A转换电路。4、利用上述电路配合计数电路，构成一锯齿波发生器。5、自选题设计三、实验报告要求1、要求有详细的设计过程及设计原理电路图。2、要求列出详细的设备及元器件清单。3、要求拟定实验测试方法、步骤及数据测试表格。4、要求画出电路接线图，列出电路测试数据表。四、思考题1、进行综合设计时与以往实验有何区别？2、你在设计电路与实验调试电路中遇到哪些问题？你是如何分析和解决这些问题的？附录 常用芯片引脚图74LS00 四2输入与非门 74LS04 六反相器74LS90 二-五-十进制异步加计数器 74LS112 双负沿触发JK触发器 74LS20 双4输入与非门 74LS86 四2输入异或门74LS138 3线-8线译码器 74LS151 8选1数据选择器 74LS161 同步四位二进制计数器 74LS194 4位双向通用移位寄存器