《倍频电路设计Word版.doc》由会员分享，可在线阅读，更多相关《倍频电路设计Word版.doc（19页珍藏版）》请在三一文库上搜索。
1、传播优秀Word版文档 ，希望对您有帮助，可双击去除！课程设计任务书学生姓名： 专业班级： 指导教师： 工作单位： 题 目：倍频电路设计初始条件：具较扎实的电子电路的理论知识及较强的实践能力；对电路器件的选型及电路形式的选择有一定的了解；具备高频电子电路的基本设计能力及基本调试能力；能够正确使用实验仪器进行电路的调试与检测。要求完成的主要任务：1. 采用晶体管或集成电路设计一个倍频电路；2. 额定电压5V，电流1015 mA ；3. 输入频率4MHz，输出频率12 MHz 左右；4. 输出电压 1 V，输出失真小；5. 完成课程设计报告（应包含电路图，清单、调试及设计总结）。时间安排：1201
2、1年6月3日分班集中，布置课程设计任务、选题；讲解课设具体实施计划与课程设计报告格式的要求；课设答疑事项。22011年6月4日 至2011年6月9日完成资料查阅、设计、制作与调试；完成课程设计报告撰写。3. 2011年6月10日提交课程设计报告，进行课程设计验收和答辩。指导教师签名： 年 月 日系主任（或责任教师）签名： 年 月 日 传播优秀Word版文档 ，希望对您有帮助，可双击去除！目录摘 要IAbstractII1 绪论12 设计内容及要求22.1 设计目的及主要任务22.1.1 设计的目的22.1.2 设计任务及主要技术指标22.2 设计思想23 设计原理及方案33.1 设计原理33.
3、1.1锁相环组成介绍33.1.2锁相环原理53.1.3 NE564芯片介绍63.2 设计方案74 电路制作及硬件调试95 心得体会10参考文献11传播优秀Word版文档 ，希望对您有帮助，可双击去除！摘 要倍频器实质上就是一种输出信号等于输入信号频率整数倍的电路，经倍频处理后，调频信号的频偏可成倍提高，即提高了调频调制的灵敏度，这样可降低对调制信号的放大要求。采作倍频器可以使载波主振荡器与高频放大器隔离，减小高频寄生耦合，有得于减少高频自激现象的产生，提高整机工作稳定性。在要求倍频噪声较小的设备中，可采用NE564芯片根据锁相环原理构成的锁相环倍频器。关键词：倍频，NE564芯片，锁相环传播优
4、秀Word版文档 ，希望对您有帮助，可双击去除！AbstractMultiplier is essentially a circuit of an output signal equals input signal frequency integer times,by multiplier processing, FM signals can be doubled the doppler frequency shift, namely improve the sensitivity of the FM modulation, so can reduce the requirement of m
5、odulation signal amplifier. For multiplier by the carrier frequency can make the oscillator and high frequency amplifier isolation and reduce parasitic coupled with high frequency, reduce the high frequency the phenomenon of self-excited, enhance the stability. In the requirements of small noise fre
6、quency doubled in equipment, can be made according to NE564chip and the principle of phase lock loop a phase lock loop multiplier.Key words: multiplier, NE564chip, PLL传播优秀Word版文档 ，希望对您有帮助，可双击去除！1 绪论随着电子技术的发展，要求信号的频率越来越准确和越来越稳定，一般振荡器已不能满足系统设计的要求。在一些应用领域，往往需要在一个频率范围内提供一系列高准确度和高稳定度的频率源，这就需要应用频率合成技术来满足这
7、一需求。频率合成是指以一个或少量的高准确度和高稳定的标准频率作为参考频率，由此导出多个或大量的输出频率，这些输出频率的准确度与稳定度与参考频率是一致的。用来产生这些频率的部件就称为频率合成器或频率综合器。频率合成器通过一个或多个标准频率产生大量的输出频率，它是通过对标准频率在频域进行加、减、乘、除来实现的，可以用混频、倍频和分频等电路来实现1。集成锁相频率合成器是一种专用锁相电路。它是发展很快、采用新工艺多的专用集成电路。它将参考分频器、参考振荡器、数字鉴相器、各种逻辑控制电路等部件集成在一个或几个单元中，以构成集成频率合成器的电路系统2。本文即利用NE564芯片和其他元件采用锁相环原理设计一
8、个倍频电路。传播优秀Word版文档 ，希望对您有帮助，可双击去除！2 设计内容及要求2.1 设计目的及主要任务2.1.1 设计的目的要求具较扎实的电子电路的理论知识及较强的实践能力；对电路器件的选型及电路形式的选择有一定的了解。具备高频电子电路的基本设计能力及基本调试能力；能够正确使用实验仪器进行电路的调试与检测。2.1.2 设计任务及主要技术指标 采用晶体管或集成电路设计一个倍频电路； 额定电压5V，电流1015 mA ； 输入频率4MHz，输出频率12 MHz 左右； 输出电压 1 V，输出失真小； 完成课程设计报告（应包含电路图，清单、调试及设计总结）。2.2 设计思想本次设计首先要了解
9、锁相环原理和基本组成，熟悉NE564芯片以及倍频电路，学习如何用集成锁相环构成锁相倍频电路，然后利用NE564芯片和其他元件采用锁相环原理设计一个倍频电路。传播优秀Word版文档 ，希望对您有帮助，可双击去除！3 设计原理及方案3.1 设计原理3.1.1锁相环组成介绍锁相环是一种以消除频率误差为目的的反馈控制电路，但它的基本原理是利用相位误差电压去消除频率误差，所以当电路达到平衡状态之后，虽然有剩余相位误差存在，但频率误差可以降低到零，从而实现无频差的频率跟踪和相位跟踪。锁相环由三部分组成它包含压控振荡器 (VCO)，鉴相器(pd)和环路滤波器(LF)三个基本部件，三者组成一个闭合环路3，如图
10、1所示。图1 锁相环组成鉴相器(PD)PD是一相位比较装置，用来检测输出信号与输入信号之间的相位差，并把相位差转化为电压输出，称为误差电压，通常为一直流量或一低频交流量。鉴相器的形式很多，按其鉴相特性分为正弦型、三角型和锯齿型等。作为原理分析，通常使用正弦型，较为典型的正弦鉴相器可用模拟乘法器与低通滤波器的串接构成，如图2 所示。图2 正弦鉴相器模型传播优秀Word版文档 ，希望对您有帮助，可双击去除！环路滤波器(LF)LF为一低通滤波电路，其作用是滤除因PD的非线性而在中产生的无用的组合频率分量及干扰，产生一个只反映大小的控制信号。环路滤波器由线性元件电阻、电容和运算放大器组成。因为它是一个
11、线性系统，在频域分析中可用传递函数表示，其中是复频率。若用代入就得到它的频率响应，故环路滤波器的模型可以表示为图3所示。图3 环路滤波器的模型 (a) 时域模型; (b) 频域模型压控振荡器(VCO)VCO是本控制系统的控制对象，被控参数通常是其振荡频率，控制信号为加在VCO上的电压，故称为压控振荡器，也就是一个电压一频率变换器，实际上还有一种电流频率变换器，但习惯上仍称为压控振荡器。VCO在锁相环中起了一次积分作用，因此也称它为环路中的固有积分环节。VCO的复频域的数学模型如图4所示。图4 VCO的复频域模型传播优秀Word版文档 ，希望对您有帮助，可双击去除！3.1.2锁相环原理锁相环的工
12、作原理可简述如下: 首先鉴相器把输出信号和参考信号的相位进行比较，产生一个反映两信号相位差大小的误差电压，经过环路滤波器的过滤得到控制电压。调整VCO的频率向参考信号的频率靠拢，直至最后两者频率相等而相位同步实现锁定。锁定后两信号之间的相位差表现为一固定的稳态值。即 此时，输出信号的频率已偏离了原来的自由振荡频率 (控制电压时的频率)，其偏移量为这时输出信号的工作频率已变为由此可见，通过锁相环路的相位跟踪作用，最终可以实现输出信号与参考信号同步，两者之间不存在频差而只存在很小的稳态相差4。传播优秀Word版文档 ，希望对您有帮助，可双击去除！3.1.3 NE564芯片介绍NE564是超高频通用
13、单片集成锁相环路，在通信及电子技术领域中有着广泛的用途，可用作高速调制解调器、数字频移键控(FSK)信号的产生与接收、锁相频率合成与锁相倍频等。它突破了以往集成锁相环存在的某些局限性，如电源电压偏高(L562是+10+18 V)、工作频率不够高、接口困难、需增加大量外部电路等。针对这些缺点，在NE564中作了若干改进：在鉴频器前增加限幅器，可改善调幅抑制；在输入输出处采用肖特基PNP型嵌位晶体管，使这种器件能与电路兼容；对压控振荡器作了重大改进，使工作频率提高到50 MHz；整个电路采用单一的5 V电源电压工作，简化了电源供给5。其结构及如图5所示。图5 NE564内部结构 图5中，限幅器由差
14、分电路组成，可抑制FM信号的寄生调幅；鉴相器(PD)的内部含有限幅放大器，以提高对AM信号的抗干扰能力：4、5脚外接电容组成环路滤波器，用来滤除比较器输出的直流误差电压中的纹波；2脚用来改变环路的增益；3脚为VCO的反馈输入端；VCO是改进型的射极耦合多谐振荡器，有两个电压输出端，9脚输出TTL电平，11脚输出ECL电平。VCO内部接有固定电阻，只需外接一个定时电容就可产生振荡；施密特触发器的回差电压可通过15 脚外接直流电压进行调整， 以消除16脚输出信号的相位抖动。其封装引脚如图6所示传播优秀Word版文档 ，希望对您有帮助，可双击去除！图6 NE564引脚图3.2 设计方案本设计采用NE
15、564芯片，设计电路图如图7所示。图7 设计电路图传播优秀Word版文档 ，希望对您有帮助，可双击去除！图7中为电源滤波电容。是输入耦合电容，、组成限幅放大器的输入偏置滤波，滤除输入信号中的杂波。和对2脚提供输入电流，用来控制环路增益和VCO的锁定范围，总电阻与电流的关系为：式中的1.3V是由于NE564的13脚电压为1.3V，一般为几百毫安，调节电位器使环路增益和VCO的锁定范围达到最佳值。是VCO输出端必须接的上拉电阻。、与内部两个对应电阻(阻值R=1.3k)分别组成一阶RC低通滤波器。其截止角频率为：滤波器的性能对环路入锁时间的快慢有一定影响，可根据要求改变、的值。VCO的固有振荡频率与
16、定时电容的关系为：为实现倍频，其倍频公式为：传播优秀Word版文档 ，希望对您有帮助，可双击去除！4 电路制作及硬件调试本次课程设计采用面包板制作，面包板是专为电子电路的无焊接实验设计制造的。由于各种电子元器件可根据需要随意插入或拔出，免去了焊接，节省了电路的组装时间，而且元件可以重复使用，所以非常适合电子电路的组装、调试和训练。由于设计使用芯片没有可用的软件仿真，所以电路参数全部需要实际测量。在面包板上安排好各元件并按电路图连线，由于本设计属于高频电路，故面包板插线制作电路比起焊接电路会有较大干扰，故应尽量减少连线数量，降低连线复杂程度。连线完成并初步检查后，进行硬件调试，多次调试后，所得结
17、果符合设计要求，故本次设计成功完成。传播优秀Word版文档 ，希望对您有帮助，可双击去除！5 心得体会本次课程设计的时间较短，而且中途由于个人原因还耽误了一些时间，由于时间较为仓促，故选择在面包板上实现电路，通过几天的努力，终于圆满的完成此次课程设计。虽然在电路设计中也遇到一些困难，但通过与同学们的交流和自己查资料顺利解决。初次调试时出现较大偏差，波形无法显示，经过多次修改连线后，将干扰信号降低到了可以接受的程度。课程设计是我们专业课程知识综合应用的实践训练，着是我们迈向社会，从事职业工作前一个必不少的过程”千里之行始于足下”，通过这次课程设计，我深深体会到这句千古名言的真正含义我今天认真的进
18、行课程设计，学会脚踏实地迈开这一步，就是为明天能适应社会打下坚实的基础。通过这课程设计，本人在多方面都有所提高，通过综合运用本专业所学课程的理论和生产实际知识进行一次实物制作从而培养和提高自己独立工作能力，巩固与扩充高频课程所学的内容，掌握高频电路设计的方法和步骤，同时各科相关的课程都有了全面的复习，独立思考的能力也有了提高。传播优秀Word版文档 ，希望对您有帮助，可双击去除！参考文献1 曾兴雯，刘乃安高频电路原理与分析西安：西安电子科技大学出版社，20062 陈邦媛射频通信线路北京：科学出版社，20023 何丰.通信电子线路. 北京：人民邮电出版社，20034 万心平通信工程中的锁相环路西
19、安：先电讯工程学院，19835 武秀玲高频电子线路西安：西安电子科技大学出版社，1995传播优秀Word版文档 ，希望对您有帮助，可双击去除！附录总体电路图传播优秀Word版文档 ，希望对您有帮助，可双击去除！附录 元件清单器件个数器件个数NE5641电阻1K1瓷片电容0.33pF2电阻2K1瓷片电容0.47pF4电阻5102瓷片电容1041瓷片电容30pf1电位器10K1面包板1传播优秀Word版文档 ，希望对您有帮助，可双击去除！本科生课程设计成绩评定表姓 名沈铭性 别 男专业、班级电子科学与技术0801班课程设计题目： 倍频电路设计课程设计答辩或质疑记录：成绩评定依据：最终评定成绩（以优、良、中、及格、不及格评定）指导教师签字： 年 月 日