《数字逻辑课程设计报告—抢答器实验设计报告.doc》由会员分享，可在线阅读，更多相关《数字逻辑课程设计报告—抢答器实验设计报告.doc（18页珍藏版）》请在三一文库上搜索。
1、数字逻辑课程设计数字逻辑课程设计目 录一、设计题目1二、设计目的1三、设计内容1四、设计要求1五、总体功能框图2六、单元电路设计36.1 抢答电路36.1.1 抢答电路的设计36.1.2 抢答电路图46.2定时电路46.2.1定时电路的设计46.2.2 定时电路图56.3报警电路56.3.1报警电路的设计56.3.2 报警电路图.66.4时序控制电路66.4.1时序控制电路的设计66.4.2 时序控制电路图.6七、总电路图7八、测试98.1 抢答功能测试98.1.1 74LS148的功能分析98.1.2 74LS279的功能分析. 108.1.3测试.118.2 定时功能测试118.2.1 7
2、4LS192的功能分析118.2.2 555的功能分析.128.2.3 74LS00的功能分析.128.2.4 测试.138.3 整机电路功能测试138.3.1 74LS20的功能分析.138.3.2 测试.13九、设计心得14-15 一、设计题目多路智力竞赛抢答器设计二、设计目的1 初步掌握工程设计方法和组织实践的基本技能，逐步熟悉开展科学实践的程序和方法；2 掌握数字电路布线、调试的基本技巧；3 掌握数字系统的分析和设计方法；4 能够熟悉的、合理的选用集成电路器件；5 培养综合运用理论知识解决实际问题的能力。法三、设计内容用中、小规模集成电路设计并制作一个智力竞赛抢答器。智力竞赛抢答器电路
3、是一个典型的数字电路系统，是利用数字电子器件完成抢答器的功能。其由抢答电路、定时电路、报警电路以及时序控制电路组成。可以利用一片74LS148和四片74LS279完成抢答电路的功能，并用一个8421数码管进行显示；利用两片74LS192和一片555 完成定时电路的功能，并用两个8421数码管进行显示；由一片555和一个三极管完成报警电路的功能；利用一片74LS00和一片74LS20完成时序逻辑电路功能。由以上子电路可以构成智力竞赛抢答器数字电路系统。 四、设计要求1 基本功能(1) 设计一个智力竞赛抢答器，可同时供8名选手或8个代表队参加比赛，他们得编号分别时0、1、2、3、4、5、6、7，各
4、用一个抢答按钮，按钮的编号与选手的编号相对应，分别是S0、S1、S2、S3、S4、S5、S6、S7。(2) 给节目主持人设置一个控制开关，用来控制系统的清零（编号显示数码管灭灯）和抢答的开始。(3) 抢答器具有数据锁存和显示功能。抢答开始后，若有选手按动抢答按钮，编号立即锁存，并在LED数码管上显示出选手的编号，同时扬声器给出音响提示。此外，要封锁输入电路，禁止其它选手抢答。优先抢答选手的编号一直保持到主持人将系统清零为止。2. 扩展功能(1) 抢答器具有定时抢答的功能，且一次抢答的时间可以由主持人设定（如30ns）。当节目主持人启动“开始”键后，要求定时器立即减计时，并用显示器显示，同时扬声
5、器发出短暂的声响，声响持续时间0.5s左右。(2) 参赛选手在设定的时间内抢答，抢答有效，定时器停止工作，显示器显示选手的编号和抢答时刻的时间，并保持到主持人将系统清零为止。(3) 如果定时抢答的时间已到，却没有选手抢答时，本次抢答无效，系统短暂报警，并封锁输入电路，禁止选手超时后抢答，时间显示器显示00。抢答按钮优先编码电路锁存器译码电路显示电路主持人控制开关控制电路报警电路秒脉冲产生电路定时电路译码电路显示电路主体电路控制电路五、总体功能框图图1 总体功能框图定时抢答器的总体框图如图1所示。它由主体电路和扩展电路两部分组成。主体电路完成基本的抢答功能，即计时抢答后，当选手按动抢答键时，能显
6、示选手的编号，同时能封锁输入电路，禁止其它选手抢答。扩展电路完成定时抢答的功能。六、单元电路设计6.1 抢答电路6.1.1 抢答电路的设计抢答电路的功能有两个：一是能分辩出选手按键的先后，并锁存优先抢答者的编号，供译码显示电路用；二是要使其它选手的按键操作无效。选用优先编码器74LS148和RS锁存器74LS279可以完成上述功能，其电路组成如图2所示。其工作原理是：当主持人控制开关处于“清除”位置时，RS触发器的端为低电平，输出端（4Q1Q）全部为低电平。于是74LS48的0，显示器灭灯；74LS148的选通输入端0，74LS148处于工作状态，此时锁存电路不工作。当主持人开关拨到“开始”位
7、置时，优先编码电路和锁存电路同时处于工作状态，即抢答器处于等待工作状态，等待输入端输入信号，当有选手将键按下时（如按下S5），74LS148的输出010，0，经过RS锁存器后，CTR1，1，74LS279处于工作状态，4Q3Q2Q101，经74LS48译码后，显示器显示出“5”。此外，CTR1，使74LS148的端为高电平，74LSE148处于禁止工作状态，封锁了其它按键的输入。当按下的键松开后，74LS148的为高电平，但由于CTR维持高电平不变，所以74LS148仍处于禁止工作状态，其它按键的输入信号不会被接收。这就保证了抢答者的优先性以及抢答电路的准确性。当优先抢答者回答完问题后，由主持
8、人操作控制开关S，使抢答电路复位，以方便进行下一轮抢答。6.1.2抢答电路图图2 抢答电路的设计6.2 定时电路 6.2.1 定时电路的设计节目主持人根据抢答题的难易程度，设定一次抢答的时间，通过预置时间电路对计数器进行预置，选用十进制同步加/减计数器74LS192进行设计，计数器的时钟脉冲由秒脉冲电路提供。6.2.2 定时电路图图3 定时电路的设计6.3报警电路6.3.1 报警电路的设计报警电路由555定时器和三极管构成，其中555构成多谐振荡器，振荡频率为其输出信号经三极管推动扬声器。6.3.2 报警电路图图4 报警电路的设计报警电路中PR为控制信号，当PR为高电平时，多谐振荡器工作，反之
9、，电路停振。6.4时序控制电路6.4.1 时序控制电路的设计时序控制电路是抢答器设计的关键，它要完成以下三项功能：(1) 主持人将控制开关拨到“开始”位置时，扬声器发声，抢答电路和定时电路进入正常抢答工作状态。(2) 当参赛选手按动抢答键时，扬声器发声，抢答电路和定时电路停止工作。(3) 当设定的抢答时间到，无人抢答时，扬声器发声，同时抢答电路和定时电路停止工作。6.4.2时序控制电路图根据上面的功能要求以及图2、3，设计的时序控制电路如图5所示。图中，门G1的作用是控制时钟信号CP的放行与禁止，门G2的作用是控制74LS148的输入使能端。图5（a）的工作原理是：主持人控制开关从“清除”位置
10、拨到“开始”位置时，来自于图2中的74LS279的输出CTR0，经G3反相，A1，则从555输出端来的时钟信号CP能够加到74LS279的CPD时钟输入端，定时电路进行递减计时。同时，在定时时间未到时，来自于图3中74LS192的借位输出端1，门G2的输出0，使74LS148处于正常工作状态，从而实现功能（1）的要求。当选手在定时时间内按动抢答按键时，CTR1，经G3反相，A0，封锁CP信号，定时器处于保持工作状态；同时，门G2的输出1，74LS148处于禁止工作状态，从而实现功能（2）的要求。当定时时间到时，来自74LSE192的0，1，74LS148处于禁止工作状态，禁止选手进行抢答。同时
11、，门G1处于关门状态，封锁CP信号，使定时电路保持00状态不变，从而实现功能（3）的要求。74LS121用于控制报警电路及发声的时间。 (a) (b)图5 时序控制电路的设计七、总电路图经过以上各单元电路的设计，可以得到定时抢答器的整机电路，如图6所示。由于电子技术实验箱上的数码管显示模块已集成了显示驱动电路，故实际实验时电路可更为简单，图6中的显示驱动电路部分可以不接，直接将锁存器74LS279和计数器74LS192的输出接数码管显示模块的输入插座A、B、C、D，其对应顺序为A0A、A1B、A2C、A3D，74LS279的输出也无须再接入74LS48的4脚，其它部分电路与图6相同。图6 定时
12、抢答器的整机电路设计八、测试8.1 抢答功能测试8.1.1 74LS148的功能分析74LS148是优先编码器，功能是当几个输入信号同时出现时，只对其中优先权最高的一个进行编码。这是它的管脚图，为16脚的集成芯片，电源是VCC(16) GND(8),I0I7为输入信号，A2,A1,A0为三位二进制编码输出信号，IE是使能输入端，OE是使能输出端，GS为片优先编码输出端。输入输出EII0I1I2I3I4I5I6I7A2A1A0GSEO1xxxxxxxx11111011111111111100xxxxxxx0000010xxxxxx01001100xxxxx011010100xxxx0111011
13、100xxx01111100100xx011111101100x0111111110100011111111111074LS148真值表如上，当它输入端优先级别的次序依次为I7，I6，I0 。当某一输入端有低电平输入，且比它优先级别高的输入端没有低电平输入时，输出端才输出相应该输入端的代码。8.1.2 74LS279的功能分析74LS279是4RS触发器，有锁存短暂的脉冲信号的功能。1S1与1S2连接起来，与1R1构成一个RS触发器，其输出引脚为1Q1；1S3与1R2构成一个RS触发器，其输出引脚为1Q2。74LS279引脚排列图74LS279真值表输入输出功能说明R SQQ000不稳定状态0
14、010100置0（复位）01101001置1（置位）10111100保持11118.1.3 测试整个电路实现了智能抢答的功能，一实现了分辨出的按键是否输入，并锁存优先抢答者编号，显示编号；二实现了使再次输入无效。电路中的小缺点：要先输入控制逻辑电平，输入抢答者的号码，再打开主持人开关，才能实现抢答功能，七段译码器上出现抢答者的号码。8.2 定时功能测试8.2.1 74LS192的功能分析74LS192是同步十进制可逆计数器，它具有双时钟输入，并具有清除和置数等功能。为置数端，为加计数端，为减计数端，为非同步进位输出端，为非同步借位输出端，P0、P1、P2、P3为计数器输入端，为清除端，Q0、Q
15、1、Q2、Q3为数据输出端。 74LS192引脚排列图及逻辑符号74LS192功能表输入输出CPUCPDMRPLP3P2P1P0Q3Q2Q1Q01000000dcbadcba101加法器101减法器8.2.2 555的功能分析555是一个用途很广且相当普遍的计时IC，只需少数的电阻和电容，便可产生数位电路所需的各种不同频率之脉波讯号。它的真值表：引脚低触发端（2脚）高出发端（6脚）强制复位脚（4脚）输出端（3脚）放电端（7脚）电平高低不大于1/3VDDD 任意高高（置位）悬空（置位）电平高低大于1/3VDDD不小于2/3VDD高 低（置位）低（置位）电平高低 大于1/3VDDD小于2/3VDD
16、 高 维持原电平不变与3脚相同电平高低 任意任意低（不大于0.4V）低低8.2.3 74LS00的功能分析74LS00功能：四输入与非门 74LS00 引脚图真值表： Inputs输入输出ABYLLHLHHHLHHHL从真值表可以看出，与非门只有在两个输入都为高电平时，输出为低电平。8.2.4 测试实现了定时电路的设计，在设定抢答时间后，能够计时，时间显示器上不停地倒计时。电路中的小缺点：定时器在98时候停下来而不是在00时候停下来。8.3 整机电路功能测试8.3.1 74LS20的功能分析74LS20是两个4输入与非门，内含两组4与非门 第一组：1,2,4,5输入6输出。 第2组：9,10,
17、12,13输入8输出管脚图及真值表：8.3.2 测试 实现了八路智力竞赛抢答器的全部功能，在打开开关后，定时时间内按下抢答器，优先编码器立即分辨出抢答者编号，并用锁存器进行锁存，然后由译码显示电路显示编号，而后定时器进行工作，直到00为停止。这个时候在分别进行时出现的小缺点不再出现，可以先按下主持人按钮，定时器结束时也停在00时候。实验结束。九、设计心得本次实验结束时，我收获是非常大的，首先在实验开始后，我查阅了各个芯片的功能，查阅的功能已经写在上面的功能分析上了，这让我对这些芯片有了更多的了解。虽然我以前在实验课上做过数字逻辑的实验，但是从来没有做过这么大型的设计，一根导线连错就有可能全盘奔
18、溃。于是我和我的同伴细致而耐心地分析着，连线着。可是即便如此，在出结果的时候，我们还是出现了不少问题。实验做完后，老师让我们一个个去答辩，说出自己实验中为什么而错，在这一步中，我细细思考了所有的问题，受益匪浅，我觉得这一种思考十分的有用，这加深了我对这个实验的理解，也使得我找到了一个解决问题的好方法。从老师的教导中，我明白了设计思路比连线更重要！在这一点上，我十分感谢老师。下面说说我的问题。1、在进行单独的抢答电路设计中，我出现了要先输入抢答者的号码，再打开主持人开关才能抢答的问题。对于这个问题，我通过仔细的思考，一步步排除，找出了这个问题的答案。首先我用脉冲代替了主持人按钮，但是还是出现了这
19、样的问题，说明不是逻辑电平的问题，而是我接线上的问题。得到这个信息后，我将YEX所连接的S 端导线不再接YEX，而是单独接上了逻辑电平，结果发现这个问题得到了解决，这证明，我的连线是没有错误的，应该是芯片自身的问题，在与老师探讨后，果然发现是148自身芯片负载问题，使这个0/1翻转不过来了。这个问题得到了解决，我的心情非常的激动，对于设计电路也更多了思考。我认为，当电路出现问题时，不要慌张，而是一层层检验排除下来，这样就完全可以解决自己的问题，设计出最佳的电路。2、这个问题解决了，但在单独设计时序控制电路时，我们又出现了问题，首先，我们的逻辑电平的灯都不会亮了，这一来，我和我的同伴都非常的害怕
20、，以为是因为我们操作上的失误，伤害了这个仪器。就在我们忐忑地不停查看仪器，不断看接线都没法成功的时候，我们想到了求助老师，结果老师一语点醒了我们：是不是地线和电压短接了？于是我们把所有的电压线与地线都拔掉的时候，果然发现这个问题解决了。怀着欣喜的心情，我们继续检查，果然是一根导线错误使得两者短接了，这个问题也得到了解决。3、但运行的结果，还是让我们失望了，为什么定时器到了00没有停下来，而是到了98停下来？经过严密的思考，我们联想到了反馈清零法的跳过一位的原理，同样的原理，这个电路也是如此，当我们加上一个与非门时，这个问题很好地得到了处理，不再出现。当接起最后那个图的时候，增加了两个与非门后，
21、我们发现所有的功能都出来了，所有的问题都迎刃而解。对我来说，最大的收获是解决了实验过程中的三个问题，到了最后，我对这个实验的基本原理已经搞清楚，但难能可贵的是我还学到了一种解决问题的方法，就是一步步排除法。在发现错误时，完全不必慌张，而是要努力思考，步步排除，我觉得这才是学习，而这个设计课程，带给我一个全新的观感，一种切实有效的好方法！当然，我从本次实验，也得到了不少感悟。首先，同伴之间的讨论，老师的指导，自己的独立思考，都是本次实验能够做好的原因，我从中也深深感受到了什么叫三人行必有我师，什么叫做合作。在知识的获取上，绝对不能自高自傲，而是要不断进取。其次，我们的实验是分块而做，层层排错，最后连接而成，这也对我启发很大。一个很大很难的问题，我们完全不用怵，而是可以化整为零，层层递进。不用担忧问题规模，而是可以分为一块一块耐心地来，这对我以后的学习，也是一个很大的启迪。再次，我也知道了检查的重要性，很多事情，不是第一次就能成功的，这时候检查就是非常必要了，我们要细心耐心的检查，思考，找出错误，再解决它，一个完美的电路必然是反复检查后达到最佳的结果。由此种种，两天的学习结束后，我想我学会的不仅仅是连接电路了，更多的是上述的思考，这才是我本次实验的最大收获。总而言之，我觉得这两天半的设计实验十分有意义。 - 16 -