《dsp第七讲课件.ppt》由会员分享，可在线阅读，更多相关《dsp第七讲课件.ppt（35页珍藏版）》请在三一文库上搜索。
1、本章第二大部分主要内容： 2.7 程序地址生成方式 2.8 中断系统 2.9 流水线 2.10 在片外围电路 2.11 串行口 2.12 外部总线 2.13 直接存储器访问(DMA)控制器,第二章 硬件结构,dsp第七讲,第二章 硬件结构,2.10 在片外围电路 缓冲同步串行口BSP 概述 具有一个自动缓冲单元(ABU) ABU利用独立于CPU的专用总线，允许串口对存储器进行不依赖于CPU的读写操作 BSP的串行接口部分是一种增强型的标准串口 BSP组成框图,dsp第七讲,dsp第七讲,第二章 硬件结构,2.10 在片外围电路 缓冲同步串行口BSP 工作模式 非缓冲模式 自动缓冲模式 非缓冲模
2、式,脉冲编码模式。 0：禁止脉冲编码模式 1：设这脉冲编码模式,帧同步信号忽略。 0：在第一个帧脉冲后的帧 同步脉冲重新启动发送 1：忽略第一个帧同步脉冲 以后的帧同步信号,格式扩展位。(FO FE) 00: 16位字 01: 10位字 01: 8位字 01: 12位字,时钟极性设置位。 0：BCLKR下降沿接收 器采样数据；BCLKX 上升沿发送器采样数据 1：与上相反,内部发送时钟分频系数 BSPC的MCM=1时，CLKX 由频率为CLKOUT/(CLKDV+1) 的片内时钟源驱动,帧同步脉冲极性设置位 0：高电平有效1：低电平有效,dsp第七讲,第二章 硬件结构,2.10 在片外围电路
3、缓冲同步串行口BSP 自动缓冲单元操作 ABU使用5个存储器映射寄存器： 11位的地址发送寄存器 AXR 11位的块大小发送寄存器 BKX 11位的地址接收寄存器 ARR 11位的块大小接收寄存器 BKR 16位的串行接口控制扩展寄存器 BSPCE,dsp第七讲,第二章 硬件结构,2.10 在片外围电路 缓冲同步串行口BSP 串行接口控制扩展寄存器,自动缓冲接收停止位 0： 当缓冲区接收到一 半时，继续操作 1： 当缓冲区接收到一 半时，自动缓冲停止。 BRE清零,自动缓冲接收使能位 0： 禁止自动缓冲接收 1：接手器的自动缓冲使能,接收缓冲区半满。 0：缓冲区前半部分 被填满 1：缓冲区后半
4、部分 被填满,dsp第七讲,第二章 硬件结构,2.10 在片外围电路 缓冲同步串行口BSP 自动缓冲操作过程 自动缓冲工作于ABU和ABU的2K字存储器块之间。 自动缓冲模式下，在传送每一个字的转换过程中不会产生中断，只有当发送和接收数据达到半满边界时才会发生中断。 2K字存储器块之内，可以使用AXR，ARR及BKX和BKR编程来分配缓冲区的起始地址和缓冲区的大小。 起始地址可以指定2K字缓冲区的任意一个位置,dsp第七讲,第二章 硬件结构,2.10 在片外围电路 缓冲同步串行口BSP 循环寻址,dsp第七讲,第二章 硬件结构,2.10 在片外围电路 缓冲同步串行口BSP 自动缓冲操作过程归纳
5、 ABU执行对缓冲存储器的访问。 操作过程中，相应地址寄存器自动增加，直到缓冲区的底部；到底部后，地址寄存器内容恢复到缓冲存储区顶部 如果数据到了缓冲区的一半或底部，就会产生中断，并刷新XH/XL 。 如果选择禁止自动缓冲功能，当数据过半或到达缓冲区底部时，ABU会自动停止缓冲功能,dsp第七讲,第二章 硬件结构,2.10 在片外围电路 多通道缓冲串行口McBSP 概述 多通道缓冲串口的硬件部分是基于标准串口的。具有如下特征： 全双工通信 双缓冲发送和三缓冲接收数据存储器，允许连续数据流 可以直接与工业标准的编解码器、模拟接口芯片、其他串行A/D、D/A器件连接并进行通信 具有外部移位时钟发生
6、器及内部频率可编程移位时钟 多达128个发送和接收通道数 支持8、12、16、20、24和32位字长,dsp第七讲,第二章 硬件结构,全双工通信 双缓冲发送和三缓冲接收数据存储器，允许连续数据流 可以直接与工业标准的编解码器、模拟接口芯片、其他串行A/D、D/A器件连接并进行通信 具有外部移位时钟发生器及内部频率可编程移位时钟 多达128个发送和接收通道数 支持8、12、16、20、24和32位字长 利用m律或A律的压缩扩展通信 可选的高位或低位先发送的8位数据发送 帧同步和时钟信号的极性可编程。 可编程的内部时钟和帧发生器 可以直接与各种帧调节器及IOM-2、IIS兼容器件、SPI器件进行接
7、口,dsp第七讲,第二章 硬件结构,2.10 在片外围电路 多通道缓冲串行口McBSP 结构图,dsp第七讲,第二章 硬件结构,2.10 在片外围电路 多通道缓冲串行口McBSP McBSP的寄存器 McBSP的子地址寻址 STM #0, SPSA0 STM #0040h, SPSD0 McBSP的配置 通过3个16位(总体配置)寄存器来配置: SPCR1 SPCR2 PCR 接收和发送控制寄存器 RCR1,2 XCR1,2 采样率发生寄存器 多通道控制寄存器 接收和发送通道屏蔽控制寄存器,dsp第七讲,第二章 硬件结构,2.10 在片外围电路 多通道缓冲串行口McBSP McBSP的配置 S
8、PCR1 (串行接口控制寄存器1),数字循 环返回 (回送) 模式,接收符号扩展及判别模式: 影响 DRR1,2 00: 右对齐,高位填0 01:右对齐,高位符号扩展 10:左对齐,低位填0 11,保留,时 钟 停 止 模 式,接收中断模式: 00: 由RRDY和ABIS模式下的 帧结束信号驱动 01:由块结束或多通道操作下的 帧结束信号驱动 10:由新的帧同步信号产生 11:由RSYNCERR产生,接收 同步 错误,dsp第七讲,第二章 硬件结构,2.10 在片外围电路 多通道缓冲串行口McBSP McBSP的配置 SPCR2 (串行接口控制寄存器2),1510 9 8 7 6 5 4 3
9、2 1 0,帧同步发生器复位,采样率发生器复位,发送中断模式,发送同步错误,dsp第七讲,第二章 硬件结构,2.10 在片外围电路 多通道缓冲串行口McBSP McBSP的配置 PRC (引脚控制寄存器),1514 13 12 11 10 9 8,发送通用IO模式位,仅当SPCR2的/XRST=0时有效.,接收通用IO模式位,仅当SPCR1的/RRST=0时有效.,接收帧同步模式位: 0:外部帧同步信号 1:片内采样率发生器产生帧同步信号,发送帧同步模式位: 0:外部帧同步信号 1:采样率发生器的帧同步模式位决定帧同步模式,发送时钟模式位: 0:由外部时钟驱动 1:由内部采样率发生器驱动 SP
10、I模式下(CLKSTP非零): 0:McBSP为从器件,CLKX由系统的SPI主器件驱动,CLKR由内部CLKX驱动 1:McBSP为主器件,CLKX驱动她的接收时钟和从器件的移位时钟,接收时钟模式位: 情况1:SPCR1没有设置数字回送模式 0:CLKR由外部时钟源驱动 1:CLKR为由内部采样率发生器驱动的输出引脚 情况2:数字回送模式 0:接收时钟由发送时钟驱动,CLKR高阻 1:CLKR为由发送时钟驱动的引脚.,dsp第七讲,第二章 硬件结构,2.10 在片外围电路 多通道缓冲串行口McBSP McBSP的配置 PRC (引脚控制寄存器),CLKS引脚状态位,DX引脚状态位,DR引脚状
11、态位,发送帧同步脉冲的极性位. 0: 高电平有效 1: 低电平有效,发送时钟极性位. 0: 上升沿采样 1: 下降沿采样,接收时钟极性位. 0: 下降沿采样 1: 上升沿采样,dsp第七讲,第二章 硬件结构,2.10 在片外围电路 多通道缓冲串行口McBSP 接收和发送控制寄存器 PRC (引脚控制寄存器),CLKS引脚状态位,DX引脚状态位,DR引脚状态位,发送帧同步脉冲的极性位. 0: 高电平有效 1: 低电平有效,发送时钟极性位. 0: 上升沿采样 1: 下降沿采样,dsp第七讲,第二章 硬件结构,2.10 在片外围电路 多通道缓冲串行口McBSP SPI操作模式 主器件通过提供移位时钟
12、信号SCK和从器件使能信号 /SS控制通信的进程 /SS 是一个可选信号,用来控制从器件的输入和输出 不使用/SS 时,主从器件之间的通信受SCK的控制,在这 种工作方式下,从器件必须一直处于选通状态,且同一时 刻只允许有一个从器件和主器件进行数据通信,dsp第七讲,第二章 硬件结构,2.10 在片外围电路 多通道缓冲串行口McBSP SPI操作模式,dsp第七讲,第二章 硬件结构,2.10 在片外围电路 多通道缓冲串行口McBSP McBSP的时钟停止模式 McBSP的时钟停止模式与SPI协议兼容 McBSP设置为时钟停止模式时，其接收器和发送器得 到同步，从而使其可作为SPI协议下的主设备
13、或从设备 发送时钟信号BCLKX可作为SPI协议中的SCK信号 发送帧同步信号BFSX可用作从设备时能信号/SS BCLKR和BFSR引脚在时钟停止模式下不用 BCLKR和BFSR信号由内部BCLKX和BFSX产生,dsp第七讲,第二章 硬件结构,2.10 在片外围电路 多通道缓冲串行口McBSP McBSP的时钟停止模式 时钟停止模式设置： 通过SPCR1中的CLKSTP与PCR中的CLKXP来设置,dsp第七讲,第二章 硬件结构,2.10 在片外围电路 多通道缓冲串行口McBSP McBSP的时钟停止模式 当McBSP被配置为主设备时(PCR中的CLKXM=1)，数 据发送引脚BDX作为S
14、PI中的MOSI信号；数据发送引脚 BDR作为SPI中的MISO信号,dsp第七讲,第二章 硬件结构,2.10 在片外围电路 多通道缓冲串行口McBSP McBSP的时钟停止模式 当McBSP被配置为主设备时(PCR中的CLKXM=0)，数 据发送引脚BDX作为SPI中的MISO信号；数据发送引脚 BDR作为SPI中的MOSI 信号,dsp第七讲,第二章 硬件结构,2.10 在片外围电路 多通道缓冲串行口McBSP McBSP的时钟停止模式 四种时钟停止模式下的时序图,dsp第七讲,第二章 硬件结构,2.10 在片外围电路 多通道缓冲串行口McBSP McBSP的时钟停止模式 四种时钟停止模式
15、下的时序图,dsp第七讲,第二章 硬件结构,2.10 在片外围电路 多通道缓冲串行口McBSP McBSP的时钟停止模式 四种时钟停止模式下的时序图,dsp第七讲,第二章 硬件结构,2.10 在片外围电路 多通道缓冲串行口McBSP McBSP的时钟停止模式 四种时钟停止模式下的时序图,dsp第七讲,第二章 硬件结构,2.10 在片外围电路 多通道缓冲串行口McBSP McBSP的SPI主器件模式下的初始化 将SPCR2中的/XRST置为零，将SPCR1中的/RRST置为零 将PCR中的CLKXM置为1 将SPGR2中的CLKSM置为1 设置SPGR1中的CLKGDV 将PCR中的FSXM置为
16、1 将SPGR2中的FSGM置为0 将PCR中的FSXP置为1 将XCR2中的XDATDLY置为01b 将RCR2中的RDATDLY置为01b SPCR2中的/GRST置为1 将/XRST和/RRST置1,dsp第七讲,第二章 硬件结构,2.10 在片外围电路 多通道缓冲串行口McBSP McBSP的应用实例 McBSP与高精度数模转换器MAX541接口采集数据.McBSP的 采样率发生器产生10MHz的时钟信号,由BCLKX引脚输出,作为 MAX541的串行时钟输入信号.McBSP利用BFSX引脚为MAX541 提供片选信号.McBSP的时钟停止模式选为CLKSTP=10, CLKXP=1.
17、,dsp第七讲,第二章 硬件结构,2.10 在片外围电路 多通道缓冲串行口McBSP McBSP的应用实例 程序首次初始化TMS320VC5410,使数据页指针DP=0,并 且禁止中断.TMS320VC5410外接10MHz的时钟频率发生器, 通过锁相环电路倍频至100MHz.接着初始化McBSP.最后,响 应XINT中断发送数据.,dsp第七讲,第二章 硬件结构,START: ; 初始化DSP STM #00E0h, PMST; IPTR=000000001b, MP/MC=1,OVLY=1,DROM=0 LD #0, DP LD #0, ARP SSBX INTM ; 禁止所有可屏蔽中断
18、STM #FFFFh, IFR ;清除所有中断标志 STM #0020h, IMR ;允许BSPX0中断 STM #0010h, TCR ;关闭DSP计时器,以便降低功耗 ;PLL*10-CLKOUT:100MHz STM #1001000110000111b, CLKMD Tst: LDM CLKMD, A AND #01h, A BC Tst, AEQ STM #1001000110000111b, CLKMD,dsp第七讲,第二章 硬件结构,; 初始化McBSP STM SPCR11, SPSA1 STM #1000h, SPSD1; CLKSTP=10(选择SPI时钟停止模式) STM
19、 SPCR12, SPSA1 STM #0000h, SPSD1; 置McBSP为复位状态,以便对控制寄存 ;器进行设置 STM PCR1, SPSA1 STM #0A0Fh, SPSD1;CLKX-CLKR,FSX-FSR,DX-DR ;FSXM=1(输出),CLKXM=1(输出),FSXP=1(低电平有效) , ;CLKXP=1(在CLKX的下降沿发送数据) STM RCR11, SPSA1 STM #0040h, SPSD1;每帧1个字,每个字16位 STM RCR12, SPSA1 STM #0041h, SPSD ; 单帧,RFIG=1,RDATDLY=01,dsp第七讲,第二章 硬
20、件结构,STM XCR11, SPSA1 STM #0040h, SPSD1 STM XCR12, SPSA1 STM #0041h, SPSD1 STM SRGR11, SPSA1 STM #0009h, SPSD1 STM SRGR12, SPSA1 STM #2313h, SPSD1 RPT #2 NOP STM #08000h, AR1 RSBX INTM MVMD AR1, DXR11 ;向DXR送数,dsp第七讲,第二章 硬件结构,WAIT: IDLE1 B WAIT BSPX0: STM #0h, IFR MAR *AR1+ MVDM AR1,DXR11 RETE NOP NOP .end,dsp第七讲,