DTMB标准实时LDPC编码器设计.pdf

《DTMB标准实时LDPC编码器设计.pdf》由会员分享，可在线阅读，更多相关《DTMB标准实时LDPC编码器设计.pdf（4页珍藏版）》请在三一文库上搜索。

1、文章编号：1 0 0 2 8 6 9 2 ( 2 0 1 0 ) 0 1 - 0 0 3 3 - 0 4 9 - 塑垒塑艘塑! 垫墅 D T M B 标准实时L D P C 编码器设计拳 技术分析 彭海云1 ，徐建敏2 ，王鹏3 ，刘 玮3 ( 1 周口师范学院计算机科学系，河南周口4 6 6 0 0 1 ； 2 东莞理工学院计算机学院，广东东莞5 2 3 8 0 8 ； 3 同济大学通信软件及专用集成电路设计中心，上海2 0 0 0 9 2 ) 【摘 要】在中国数字电视广播地面传输标准( I Y r M B ) 中，使用了非规则准循环U ) P C 码( Q c L D P C ) 作为前向

2、纠错编码的核心部 分。针对该L D P C 码生成矩阵的子块特点设计了一种基于线性反馈移位寄存器结构的L D P C 编码器，在4 5M H z 的工作频率下即 可实现D T M B 中3 种不同码率下的L D P C 实时编码整个设计在A l t e r a 公司的E P 2 S 1 5 器件上完成了布局布线与同类设计方案相 比较，减少了约2 0 的逻辑资源，适合于低复杂度D T M B 标准发射机开发。 【关键词】中国数字电视广播地面传输标准；准循环L D P C 码；实时编码；移位寄存器 【中图分类号】T N 9 1 1 2【文献标识码】A R e a l - t i m eL D P

3、CE n c o d e rD e s i g nf o rD T M B P E N GH a i - y u n l X UJ i a n - m i n 2 , W A N GP e n 9 3 0L I UW e i ， ( J D e p a r t m e n t o fC o m p u t e rS c i e n c e ，Z h o u k o uN o r m a lU n i v e r s i t y , l t e n t 刁n o u k o u4 6 6 0 0 1 ，C h i n a ； 2 C o m p t u t e rc D 如伊，D o n 8 8

4、 u a nU n i v e r s 毋o fT e c h n o l o g y , C 嘲昭D o n g g u a n5 2 3 8 0 8 , C h i n a ； iC o m m u n i c a t i o nS o f t w a r e A S I CD e s i g nC e n t e r , T o n 西iU n i v e r s i t y , S h a n g h a i2 0 0 0 9 2 , C h i n a ) 【A b s t r a c t 】I nC h i n e s en a t i o n a ls t a n d a r d

5、f o rD i g i t a lT e r r e s t r i a lM u l t i m e d i aB r o a d c a s t i n g ( D T M B ) ，i r r e g u l a rQ u a s iC y c l i cL D P C ( Q c - L D P C ) c o d ei su s e da 8 C O l ep a r to ff o r w a r de r r o rc o r r e c t i o n c o d i n g I nt h i sp a p e r , a c c o r d i n g t oL D P C

6、g e n e r a t i o nm a t r i x d i s t r i b u t i o np r o p e r t yo fD T M B ，b a s e do nl i n e a rf e e d b a c ks h i f t i n gr e g i s t e ra r c h i t e c t u r e ，ar e a l - t i m eL D P Ce n c o d e ri sp r e s e n t e d ， w h i c hc a nc o m p l e t et h r e ed i f f e r e n tL D P Ce n

7、 e o d i n g so fD T M B 1 1 l ew h o l ed e s i g ni si m p l e m e n t e do nE P 2 S 1 5F P G Ac h i po fA l t e r a C o m p a r e dw i t l le x i s t i n ga r c h i t e c t u r e ，t h i sn o v e ls t r a t e g yc a l lr e d u c eh a r d w a r e 抛翱m r c e sb ya b o u t2 0 ， w h i l ei tc a l ls t

8、i l lm e e tt h e p e d o r m a n c er e q u i r e m e n to fI Y V M B 1 1 I i sa r c h i t e c t u r ei sm u c hs u i t a b l ef o rl o w - c o s tD T M Br e c e i v e rd e s i g n 【K e yw o r d s 】D T M B ；Q C - L D P C ；r e a l - t i m ee n c o d i n g ；s h i f t i n gr e g i s t e r 1引言 L D P C

9、码的概念最早由R G G a l l a g e r 于1 9 6 2 年提 出【l l 。然而其研究成果长期为人们所忽视，直到1 9 9 6 年， M a c k a y 等人重新“发现”了L D P C 码的强大性能1 2 1 。此后， L D P c 码开始成为信道纠错编码的一个主要研究热点。 L D P C 码具有极强的纠错性能如S Y C h u n g 等人设计的 1 2 码率，码长1 0 7 的非规则L D P C 码，在二进制输入 A W G N 信道下当错误概率为1 驴时距S h a n n o n 限仅为 0 0 0 45 5d B 唧这是迄今为止性能最接近S h a n

10、n o n 限的信 道编码。 ， 2 0 0 6 年8 月，我国的数字电视广播地面传输标准 D T M B 正式公布问。该标准目前已经正式实施，与欧美等 国的A T S C D V B - T 等同类标准相比，其最大的亮点就是 在前向纠错编码中引入了L D P C 码，使整个系统在相同 频谱利用率条件下的接收门限比A T S C ，D V B - T 等标准 的接收门限更低，也更有利于固定和移动接收。 特种显示技术教育部重点实验室开放课题基金( 2 0 0 8 H G X J 0 3 5 0 l D T M B 标准中的前向纠错码由B C H 码和L D P C 码 级连而成，依不同应用有0

11、4 ，0 6 ，0 8 等3 种码率。其 L D P C 码为准循环( Q C L D P C ) 非规则码。对应校验矩阵 和生成矩阵均具有分块循环特性，每个子块为全零阵或 循环阵，以降低编译码复杂度，同时仍保持了L D P C 码的 优良纠错性能阁。 本文针对D T M B 标准中L D P C 码的准循环特点。基 于循环移位寄存器结构，实现了D T M B 标准3 种不同码 率的L D P C 编码，整个设计在F P G A 芯片上经过综合和 布局布线，最高时钟达到了1 8 2 8 2M H z 。远超过D T M B 实时编码要求，而且该设计具有很强的通用性。只需更改 编码器内部的生成矩

12、阵子块生成多项式记录模块。即可 适用于任意Q C L D P C 编码。 2D T M B 标准L D P C 码 在D T M B 标准中，输入的比特码流数据进行扰码处 而而而面雨而丽塑塑幽3 3 N o 0 1V O I 3 42 0 1 0 l S u mN o 3 3 7 ) 、V 嘲日嚷誓王f 稍灯 万方数据 理后即送人前向纠错模块，其前向纠错编码( F E C ) 由外 码( B C H 码) 和内码( L D P C ) 级联实现。 r G l 1G G k ，O O 。 G 牛= 伊笼。篡y ? l G k 1G k ，2 G 。OO J 式中：，是b x b 阶单位矩阵；D

13、是b x b 阶零阵；G “是b x b 循环矩阵，取1 i 七，1 c 。L D P C 编码码字输出信息 位在后。校验位在前。 D T M B 标准中规定了3 种F E C 码率。对应L D P C 码率 也有3 种，分别是L D P C ( 7 4 9 3 ，30 4 8 ) 码；L D P C ( 7 4 9 3 ， 4 5 7 2 ) 码；以及L D P C ( 7 4 9 3 ，6 0 9 6 ) 码；在将L D P C 编码码 字作为F E C 输出时，删除前面5 个校验位因此事实上只 输出7 4 8 8b i t 。 3D T M B 标准L D P C 编码器 如前所述，D

14、T M B 中采用的Q C L D P C 码为系统码 校验比特在前，信息比特在后，3 种码率下的子块大小均 为1 2 7 x 1 2 7 。如果在编码时能充分利用生成矩阵的子块 循环特性，即使该生成矩阵并不具有稀疏性，也可以在较 低的复杂度下完成L D P C 编码1 6 1 。 3 1 Q C L D P C 编码算法 对Q C L D P C 码生成矩阵( 如式( 1 ) 所示) ，由于子矩 阵G J 具有循环移位特性，只需记录其第一行数据乳即 可得到整个子矩阵G J ，故称璺J 为该子矩阵的生成多项 式，因此整个生成矩阵瓯可以由( c x ( t - c ) ) 个生成多项 式g f

15、i 来完整描述。 记归( 口。，o a ，o 。) 为待编码信息比特，可将其依子块 大小分成( t c ) 个子向量( a l ，a 2 ，a 。) ，其中a i = ( a “- l M ， a ( i - i 龇，) ，l i ( t - - c ) ，根据线性分组码理论，信息比特 a 对应的编码码字为 v m a x G , v = l 2 ，。，口) ( 2 ) 上式中舻锄，l ，n t 2 ，, P j ) 为校验比特的第个子向 量，1 俸c ，由矩阵乘法知识可以得到 p j = a l G l 一2 G 2 ，帕。G 乙， ( 3 ) 令g ：为G ；。的生成多项式& ，循环右移z

16、 位，且g ：= ( 6 ) 蜀，f 名，f ，则 )10)(b-I、 a , G - 产l 啦t M 区J + 口m 商J + + 口嘏J ( 4 ) 至此可以看出，随着输入信息比特( 口。，a 2 ，口。) 串行 进入编码器，第歹个校验比特子向量B 可以通过式( 3 ) 一 ( 4 ) 完成，当a i 进入编码器时，首先根据式( 4 ) 完成口危， 3 4垒塑鲢煎厂石面霸五石西而再而函五万而 运算，该式可方便地采用线性反馈移位寄存器结构实现。 然后再计算S 却，G + 口是，+ 口6 J ，而当a 。，全部进入 编码器后，此时S 却1 G + 口岛，- I - a 。G l ，J ，恰为第

17、J 个 校验比特子向量易，因此如果编码器中包含有c 个p i 并 行计算模块即可在读人所有信息比特后完成所有校验 比特计算，而编码器内部只需存储( c x ( t c ) ) 个生成多项 式舒i 信息。 3 2 设计要求 编码器设计需要能够完成D T M B 标准中所有3 种 L D P C 码的实时编码。3 种L D P C 码的信息比特长度分别 为30 4 8b i t 、45 7 2b i t 和60 9 6b i t 码字长度均为74 9 3 b i t ，但前面5 个校验位不必输出，只需输出后面的74 8 8 b i t 即可。 采用前述Q C L D P C 编码算法，在所有信息比

18、特输入 完毕的同时计算出所有校验比特然后再将删除前面5 位 的校验比特和信息比特组成完整码字以串行形式输出，这 需要耗费74 8 8 个时钟周期而输入信息比特最大长度为 6 0 9 6b i t 。为提高系统工作稳定性，采用单时钟设计，输入、 输出均为1 位串行模式且各自有单独的D a t a _ V a l i d 信号 配合。首先确定编码器时钟频率，按照D T M B 标准规定，系 统最高净载荷率为3 2 4 8 6 M b i 以( 对应0 s 码率F E C 模式) ， 此时L D P C 码信息比特和码字比特速率分别为3 2 4 8 6 x 7 6 2 ，7 5 2M b i t s

19、 = 3 2 9 1 8M b i t s 和3 2 4 8 6 ( 74 8 8 60 1 6M b i t s = 4 0 4 3 5M b i t s ，为留有部分余量。选择4 5M H z 为编码器 工作时钟。 3 3L D P C 编码器设计 编码器的核心是移位寄存器一加法器一累加器结构 ( S R A A ) ，它可以完成式( 3 ) 一( 4 ) 所示的校验比特计算，其 具体结构如图l 所示。 G 矩阵子块生成多项式 图1S R A A 结构图 可以看出，该S R A A 由2 组寄存器阵列组成，上方为 寄存器曰阵列R e g _ B 下方为寄存器A 阵列R e g _ A ，其

20、 宽度均为子块大小1 2 7 。初始状态时，寄存器阵列A ，B 内 容全部清零，开始编码时，首先将生成矩阵G 子块G 。 的生成多项式舒o 加载到寄存器B 阵列中，此时第1 个 万方数据 信息比特s o 出现在输入端，s 。与R e g _ B 经与门阵列相与 后出现在异或门阵列输入端。在G F ( 2 ) 域中，加法与异或 运算是等效的，因R e e _ A 初始内容为零，可知更新后的 R e g _ A 值为 R e g _ A = s o x g o 0 ( 5 ) 在下一个时钟周期，第2 个信息比特s 。出现在输入 端，R e g _ B 内容循环右移1 位，变为盛j ，同样经与门和异

21、 或门阵列后此时R e g _ A 变为 一J 塑燕a p p ! i e a l i o n s 3 5 组校验比 G b a d 乱a 0I 特运算单元 笪皇些堑皇笪堕压瓦蕊 G b a 6 e _ d a t a II 一赢 G b a s e _ d a t a 2 赢 R e g _ A = s o x g o , o + sl ： ( 6 ) l o a d _ s b i t 以此类推在第1 2 7 个时钟周期时，R e g _ A 为 、，1 、 R e g _ A = s o X g o , o + s 1 碱j + I s l p o = s 澎G o m ( 7 ) 式中

22、：s 。为信息比特按子块长度1 2 7 分割而成的第1 组子 阵列( s l ，s 2 含义同上，记s = ( s o ，s I ，s 2 ，s 。) ) 。此后，R e g _ B 开始加载子块6 。抑的生成多项式霸o ，再重复上述操作，经 1 2 7 个时钟周期后R e g _ A 为 R e g _ A = s o x G o , o + Sl x G l 0( 8 ) 这样，当所有信息比特均输入完毕后。寄存器阵列A 中的值为 R 昭j 秽G o 矿s l x G l 矿+ s p k 旷尹o ( 9 ) 因此，一个S R A A 结构可以在信息比特长度( f - c ) 1 2 7 个

23、时钟周期内完成1 个校验比特子块计算( 含1 2 7 个 校验比特) ，采用c 组S R A A 结构并行工作，可以在所有信 息比特输入完毕后同时得到所有校验比特( 计算结果存储 于R e g _ A 阵列中) ，去除前面5 个校验比特，并将余下的 校验比特和原始信息比特组成完整的74 8 8b i t 以串行模 式输出。即完成了整个L D P C 编码过程。 图2 给出了D 哪B 标准U ) P C 编码器顶层模块结构 图。编码器采用3 级流水线设计：第1 级流水线完成输入 信息比特乒乓缓存( 由L D P C 信息比特最大传输速率和编 码器工作时钟可知完成一帧信息比特传输最多耗费83 3

24、3 个时钟周期) ，第2 级完成校验比特计算( 最多耗时60 9 6 个时钟周期) ，第3 级完成编码码字输出( 耗时74 8 8 个时 钟周期) 。 编码器硬件实现采用A l t e r a 公司的S t r a t i xI I 系列 E P 2 S 1 5 芯片以下详细介绍各子模块设计： 1 ) l o a d _ s b i t 模块 l o a d 模块主要完成信息比特读入。将读入的信sbit 息比特存入内部乒乓缓冲区，同时还要记录相应的码率 信息c o d e _ r a t e ，该乒乓缓冲区可由一块位宽为1b i t ，深度 为1 63 8 4b i t 的R A M 构成，其

25、地址最高位作为乒乓缓冲区 切换位。当一帧L D P C 码字传输完毕后，置相应b u r _ a v a i l - = = ；鬯 信息比特缓冲区 校验比特寄 存器阵列主控模块 P b i t0 P b i t - 1 P b i t2 一P b i u 3 s b i tF I F O M a i nc o n t l o l O u t p u t _ c o d e 编码 码字 串行 输出 图2D T M B 标准L D P C 编码器结构框图 a b l e 信号为高，代表当前乒乓缓冲区可用此后S R A A 模块 可以接收l o a d _ s b i t 模块内部乒乓缓冲区输出的信

26、息比特， 同时下一帧信息比特数据也在继续写入乒乓缓冲区，这 样可以使l o a d _ s b i t 模块始终处于工作状态，减少了系统 延时。 2 ) s b i t _ _ F I F O 模块 s b i t 一兀F O 主要用作缓存发送至S R A A 模块的信息比 特，当校验比特计算完毕时，由码字输出模块o u t p u t _ c o d e 读取F I F O 中的信息比特数据，并与校验比特组成完整的 L D P C 码字该模块可由A h e r a 公司的I P 核专用生成工 具M e g a W i z a r d 实现，F I F O 数据宽度为lb i t 。最大深度为

27、 1 63 8 4 b i t 。 3 ) S R A A 模块阵列 S R A A 阵列是编码器的核心。也是占用资源最多的模 块，其中单个S R A A 模块内部结构如前所述。在D T M B 标 准3 种L D P C 码率中对应的校验比特子块长度分别为3 5 ( 0 4 码率F E C 模式) 、2 3 ( 0 6 码率F E C 模式) 和1 l ( 0 8 码 率F E C 模式) 。相应地，3 种码率下所需的S R A A 个数也恰 为3 5 ，2 3 ，1 1 。在实际工作中，这些S R A A 阵列的工作时序 完全相同。因此设计中采用了一个主S R A A 模块 S R A A

28、 0 _ p r i o r 该模块不仅完成3 种码率下的校验比特子 块计算功能，同时还产生S R A A 模块时序共用信号，供其 余从S R A A 模块使用。从S R A A 依工作模块不同也可分成 3 类。一类可支持所有3 种码率( S R A A 0 ) 、一类可支持0 4 和0 6 码率模式( S R A A l ) ，还有一类仅支持0 4 码率模式 ( S R A A 2 ) 。S R A A 具体排列如图3 所示。 当所有S R A A 模块均被使能，且S R A A 0 _ p f i o r ， S R A A 0 ，S R A A l 设置为0 A 码率工作模式，编码器可完

29、成 L D P C ( 30 4 8 ，74 9 2 ) 编码；当S R A A 0 _ p r i o r ，S R A A 0 ，S R A A l 使能，S R A A 2 禁用，且S R A A 0p r i o r ，S R A A 0 ，S R A A l 设置 为o 6 码率工作模式，编码器可完成L D P C ( 45 7 2 ，74 9 2 ) 编 而而石面而薪而面八塑型型3 5 万方数据 臣垦竺习臣兰竺固l o 组s R A A o 模块 圈圈1 2 9 l t S R A A I 微 r 1r 1 S R A A 2 l lS R A A 2 I1 2 组S R A A

30、2 模块 _ _ _ - - - - - - - - - - - - _ J L _ - - - - - - - - - - - - 一 图3S R A A 并行计算阵列 码；当S R A A 0 _ p r i o r ，S R A A 0 使能，S R A A l ，S R A A 2 禁用，且 S R A A 0 _ p r i o r ，S R A A 0 设置为0 8 码率工作模式，编码器可 完成L D P C ( 60 9 6 。74 9 2 ) 编码。 在3 5 组S R A A 模块中，S R A A 0 _ p r i o r 处于核心地位。 信息比特输人、生成矩阵子块生成多

31、项式读取、校验子块 计算、S R A A 状态更新及输出等功能均由该模块完成。其 余从S R A A 模块只需配合S R A A 0 _ p r i o r 输出时序信号进 行校验比特计算即可。 4 ) g b a - d a t a 模块 g b a s e _ d a t a 模块用于存储L D P C 码生成矩阵子块生成 多项式，每个生成多项式位宽为1 2 7b i t 。3 种码率下的数 据均需存储，0 4F E C 码率下对应2 4 x 3 5 = 8 4 0 个G 矩阵生 成多项式；0 6F E C 码率下对应3 6 x 2 3 = 8 2 8 个G 矩阵生成 多项式；0 8F E

32、 C 码率下对应4 8 x l1 - - 5 2 8 个G 矩阵生成多 项式。 g b a s e _ d a t a 模块与S R A A 模块一一对应。因此共需要 3 5 组g b a s e _ d a t a 模块其中前面l l 组需要存储所有3 种 码率下的G 矩阵子块列生成多项式深度为2 4 + 3 6 “8 = 1 0 8 ；中间1 2 组深度为2 4 + 3 6 = 6 0 ；最后1 2 组深度为2 4 。均 由R O M 构建，依外部码率信号不同，G b a s e _ d a t a 模块可自 动输出对应码率下的生成多项式数据。 5 ) o u t p u t _ c o

33、d e 模块 校验比特计算完毕后由o u t p u t _ c o d e 模块完成码字 输出，首先输出校验比特数据( 去除前面5 个校验位) ，待校 验比特串行输出完毕后，再读取s b i L F I F O 中的信息比特 数据，也以串行模式输出，二者配合构成完整的74 8 8b i t F E C 码字，为减少输出数据毛刺现象在输出编码数据时 增加了一级寄存器。 6 )m a i n _ _ e o n t r o l 模块 m a i n _ c o n t r o l 模块主要控制各模块的使能、禁用、兀F O 数据清零，以及根据码率不同确定S R A A 工作模式。 4 译码器F P

34、 G A 实现及验证 采用R T L 级V e r i l o gH D L 代码编写整个设计实现 平台为E P 2 S 1 5 ，在Q u a r t u sI I7 2 下成功完成了综合及布 局布线，布线后最高工作频率可达1 8 2 8 2M H z ，已远超 过D T M B 标准的时钟要求。该编码器布线后具体资源占 用情况如表l 所示，与现有同类设计相比。节省了近2 0 的硬件资源川。 表l 译码器占用资源统计 5结论 D T M B 标准中采用的是Q C L D P C 码，对应生成矩阵 具有准循环移位特性，因此可直接采用生成矩阵完成L D P C 编码，编码器中只需存储3 种码率下

35、的L D P C 码生成 矩阵子块生成多项式即可整个编码器基于S R A A 阵列 结构，通过线性反馈移位寄存器来完成L D P C 编码，共占 用46 9 9 个A L U T ，存储资源占用为3 5 0K b i t 。该编码器可 以在4 5M H z 的工作时钟下完成D 哪B 标准下的实时 L D P C 编码，且支持所有3 种L D P C 码率。 参考文献： 【1 】G A L L A G E RRG 1 a w - - d e n s i t yP a r i t y - - c h e c kc o d e 硝J I R ET r a n & I n f T h e o r y

36、，1 9 6 2 ，8 ( 1 ) ：2 1 - 2 8 【2 】M A C K A YDJC ，N E A LR M N e a rS h a n n o nl i m i tp e r f o r m a n c eo f l o w d e n s i t yp m t yc h e e kc o d e s J E l e c t r o n L e t t ，1 9 9 6 ，3 2 ( 1 5 ) ： 1 6 4 5 - 1 6 4 7 【3 】C H U N GSY ，F O R N E YGD ，R I C H A R D S O NTJ ，U R B A N K ER O n

37、 t h ed e s i g no fl o w - d e n s i t yp a r i t yc h e e kc o d e sw i t h i n0 0 0 4 5 d Bo ft h e S h a n n o nl i m i t J I E E EC o m m L e t t e r s ，2 0 0 1 ，1 5 ( 2 ) ：5 8 - 6 0 【4 】杨知行地面数字电视国家标准D T M B 技术解读| E B O L 2 0 0 9 - 一2 0 1 h t t p ：w w w 聃a i l i n k e o m e n U s e r F i l e s

38、u 1 2 8 5 0 4 6 1 8 8 6 2 9 2 5 0 0 0 1 6 6 8 8 3 2 8 1 4 陋 【5 】A N D R E W SK ，D O L I N A RS ，T H O R P EJ E n c o d e r sf o rb l o c k - c i r c u l a n t L D P Cc o d e s C I n t e r n a t i o n a lS y m p o s i u mP r o c e e d i n g so nI n f o r m a t i o n T h e o r y A d e l a i d e ，A u s

39、 t r a l i a ： s r 1 】2 0 0 5 ，4 ( 9 ) ：2 3 0 0 - 2 3 0 4 【6 】UZ o n g w a n g ，C H E NL e i ，Z E N GL i n g q i ，e ta 1 E f f i c i e n te n c o d i n go f q u a s i - c y c l i cL o w - D e n s i t yP a r i t y - C h e e kC o d e s J I E E ET r a m C o m m ，2 0 0 6 ，5 4 ( 1 ) ：7 1 7 5 【7 】杨抒文，彭克武，潘长勇D T M B 发射机L D P C 编码器的设计与优 化阴电视技术，2 0 0 8 ，3 2 ( 7 ) ：4 - 5 作者简介： 彭海云( 1 9 7 2 - l 。女硕士生讲师。主要研究计算机应用技术、数字 通信： 徐建敏( 1 9 7 3 - ) 女。硕士生。讲师。主要研究计算机应用； 王囊( 1 9 8 5 - ) 。博士生，主要研究信道编解码算法； 刘玮( 1 9 8 2 - ) 女，博士生。研究方向为信遵编解码技术、数字通信。 责任编辑：任健男收稿日期：2 0 0 9 - 1 1 - 2 5 万方数据