数字电路与逻辑设计试题与答案.docx

《数字电路与逻辑设计试题与答案.docx》由会员分享，可在线阅读，更多相关《数字电路与逻辑设计试题与答案.docx（25页珍藏版）》请在三一文库上搜索。

1、数字电路与逻辑设计( 1)班级学号姓名成绩一单项选择题 （每题 1 分，共 10 分）1表示任意两位无符号十进制数需要（）二进制数。A6 B 7 C 8 D 92余 3 码 10001000 对应的 2421 码为（）。A01010101B.10000101C.10111011D.111010113补码 11000 的真值是（）。A +1.0111B. -1.0111C. -0.1001D. -0. 10004标准或 - 与式是由（）构成的逻辑表达式。A与项相或B.最小项相或C.最大项相与D. 或项相与5. 根据反演规则， FA CCDEE 的反函数为（）。A. F A CC(DE)EB.FA

2、 C C(DE ) EC. F (A C CD E ) ED.F A C C (D E ) E6下列四种类型的逻辑门中，可以用（）实现三种基本运算。A. 与门B.或门C. 非门D.与非门7 将 D 触发器改造成T 触发器，图 1 所示电路中的虚线框内应是（）。图 1A. 或非门B.与非门C.异或门D.同或门8实现两个四位二进制数相乘的组合电路，应有（A 8B. 9C. 10D. 11）个输出函数。9要使 JK 触发器在时钟作用下的次态与现态相反，JK 端取值应为（AJK=00B. JK=01C. JK=10D. JK=11）。10设计一个四位二进制码的奇偶位发生器（假定采用偶检验码），需要（）

3、个异或门。A2B. 3C. 4D. 5二判断题（判断各题正误， 正确的在括号内记 “”, 错误的在括号内记 “”,并在划线处改正。每题2 分，共 10 分）1原码和补码均可实现将减法运算转化为加法运算。（）2逻辑函数 F(A, B, C)M(1,3,4,6, 7), 则 F (A, B, C)m(0,2,5) 。 （）3化简完全确定状态表时， 最大等效类的数目即最简状态表中的状态数目。 （）4并行加法器采用先行进位（并行进位）的目的是简化电路结构。（）5. 图 2 所示是一个具有两条反馈回路的电平异步时序逻辑电路。( )图 2三多项选择题 ( 从各题的四个备选答案中选出两个或两个以上正确答案，

4、并将其代号填写在题后的括号内，每题 2 分，共 10 分)1小数“ 0”的反码形式有（）。A 0 0 0 ；B10 0 ；C 0 1 1 ；D11 12逻辑函数 F=AB 和 G=AB 满足关系（）。A.F G B.F GC.F G D.F G 13 若逻辑函数 F(A, B, C)m(1,2,3,6), G(A, B, C)m(0,2,3,4,5,7), 则 F 和 G相“与”的结果是（）。Am2 m3B 1CA BD AB4设两输入或非门的输入为 x 和 y，输出为 z，当 z 为低电平时， 有（）。A x 和 y 同为高电平 ；B x 为高电平， y 为低电平 ；C x 为低电平， y

5、为高电平 ；D x 和 y 同为低电平 .5组合逻辑电路的输出与输入的关系可用（）描述。A真值表B.流程表C逻辑表达式D.状态图四 函数化简题 （10 分）1用代数法求函数 F(A, B, C) AB AC B C A B 的最简“与 - 或”表达式。（4分）2用卡诺图化简逻辑函数F(A，B，C，D) m(2，3，9，11，12)+ d(5 ，6，7，8， 10 ，13)求出最简“与 - 或”表达式和最简“或 - 与”表达式。（6 分）五设计一个将一位十进制数的余 3 码转换成二进制数的组合电路， 电路框图如图 3 所示。（15 分）图 3要求：1填写表 1 所示真值表；表 1ABCDWXYZ

6、ABCDWXYZ00001000000110010010101000111011010011000101110101101110011111112利用图 4 所示卡诺图，求出输出函数最简与- 或表达式；图 43画出用 PLA实现给定功能的阵列逻辑图。4若采用 PROM实现给定功能 , 要求 PROM的容量为多大？六、分析与设计 （15 分）某同步时序逻辑电路如图5 所示。图 5(1) 写出该电路激励函数和输出函数；(2) 填写表 2 所示次态真值表；表 2输入现态激励函数次态输出XQ2 Q1J2 K2 J1 K1Q2(n+1) Q1(n+1)Z(3) 填写表 3 所示电路状态表；表 3现态次态

7、 Q2(n+1)Q1(n+1)输出21X=0X=1ZQ Q00011011（ 4）设各触发器的初态均为0，试画出图 6 中 Q1、Q2 和 Z 的输出波形。图 6（ 5）改用 T 触发器作为存储元件，填写图7 中激励函数 T2、T1 卡诺图，求出最简表达式。图 7七分析与设计 （15 分）某电平异步时序逻辑电路的结构框图如图 8 所示。图中：Y 2x1 y2x 2 y 2x2 x1 y1Y1x1y 2 y1x 2 x1x2 x1y2Zx 2 x 1 y 2要求：图 81根据给出的激励函数和输出函数表达式，填写表4 所示流程表；表 4二次状态激励状态Y2Y1/ 输出 Zy2y1x2x1=00x2

8、x1 =01x2 x1=11x2x1=10000111102. 判断以下结论是否正确，并说明理由。 该电路中存在非临界竞争； 该电路中存在临界竞争；3将所得流程表 4 中的 00 和 01 互换，填写出新的流程表 5，试问新流程表对应的电路是否存在非临界竞争或临界竞争？表 5二次状态激励状态Y2Y1/ 输出 Zy2y1x2x1=00x2x1 =01x2 x1=11x2x1=1000011110八分析与设计 （15 分）某组合逻辑电路的芯片引脚图如图9 所示。图 91分析图 9 所示电路，写出输出函数 F1、F2 的逻辑表达式，并说明该电路功能。2假定用四路数据选择器实现图 9 所示电路的逻辑功

9、能，请确定图 10 所示逻辑电路中各数据输入端的值，完善逻辑电路。图 103假定用 EPROM实现图 9 所示电路的逻辑功能，请画出阵列逻辑图。数字电路与逻辑设计试卷A 参考答案一单项选择题 （每题 1 分，共 10 分）1 B ； 2C ； 3 D ； 4B ； 5. A；6 D ； 7D ； 8 A ； 9D ； 10 B 。二判断题 （判断各题正误，正确的在括号内记“”, 错误的在括号内记“”, 并在划线处改正。每题 2 分，共 10分）1 反码 和补码均可实现将减法运算转化为加法运算。（）2逻辑函数 F(A, B, C)M(1,3,4,6, 7), 则 F(A, B, C)m(1,3,

10、4,6,7) 。 （）3化简完全确定状态表时，最大等效类的数目即最简状态表中的状态数目。（）4并行加法器采用先行进位（并行进位）的目的是提高运算速度 。（）5.图 2 所示是一个具有一条反馈回路的电平异步时序逻辑电路。( )三多项选择题( 从各题的四个备选答案中选出两个或两个以上正确答案，并将其代号填写在题后的括号内，每题2 分，共 10 分 )1 AD ；2ABD ；3 AC ；4 ABC ；5AC 。四 函数化简题 （10 分）1 代数化简（ 4 分）F(A, B, C) ABACB CA BABACB(CA )ABACBACABACBAACBAB2卡诺图化简（共6 分）最简“与 - 或”

11、表达式为：FACBC（3 分）最简“或 - 与”表达式为：F(AC) ( BC)（ 3分）五设计 （共 15 分）1填写表 1 所示真值表；（4 分）表 1真值表ABCDWXYZABCDWXYZ0000dddd100001010001dddd100101100010dddd1010011100110000101110000100000111001001010100101101dddd011000111110dddd011101001111dddd2利用卡诺图，求出输出函数最简与- 或表达式如下：（4 分）WABBCDX BC BD BCDY CD CDZ D3画出用 PLA实现给定功能的阵列逻

12、辑图如下： （5 分）4若采用 PROM实现给定功能 , 要求 PROM的容量为：（ 2 分）244(bit)六、分析与设计 （15 分）（ 1） 写出该电路激励函数和输出函数； （ 3 分）J1 X, K 1X , J2Q1 , K 2Q1 , Z Q 2Q1（ 2） 填写次态真值表；（3 分）输入现态激励函数次态输出XQ2 Q1J2 K2 J1 K1(n+1)(n+1)ZQ2Q10000 1 0 10000011 0 0 11010100 1 0 10000111 0 0 11001000 1 1 00101011 0 1 01111100 1 1 00101111 0 1 0110（3

13、）填写如下所示电路状态表； （3 分）现态2(n+1)1(n+1)输出次态 QQ21X=0X=1ZQ Q0000010011011110000101110110（ 4）设各触发器的初态均为 0，根据给定波形画出 Q1、Q2 和 Z 的输出波形。（3 分）（5）改用 T 触发器作为存储元件，填写激励函数达式。（3 分）T2、 T1 卡诺图，求出最简表T2Q2 Q1Q2Q1Q2 Q1最简表达式为： T1X Q1XQ1 XQ1七分析与设计 （15 分）1根据给出的激励函数和输出函数表达式，填流程表；（5 分）二次状态激励状态Y2Y1/ 输出 Zy2y1x2x1=00x2x1 =01x2 x1=11x

14、2x1=100000/000/001/000/00100/000/001/010/01111/000/011/110/01011/001/011/110/02. 判断以下结论是否正确，并说明理由。 （6 分） 该电路中存在非临界竞争；正确。因为处在稳定总态（00，11），输入由 00 变为 01 或者处在稳定总态（ 11，11），输入由 11 变为 01 时，均引起两个状态变量同时改变，会发生反馈回路间的竞争，但由于所到达的列只有一个稳定总态，所以属于非临界竞争。 该电路中存在临界竞争；正确。因为处在稳定总态（11，01），输入由 11 变为 10 时，引起两个状态变量同时改变，会发生反馈回路

15、间的竞争，且由于所到达的列有两个稳定总态，所以属于非临界竞争。3将所得流程表 3 中的 00 和 01 互换，填写出新的流程表，试问新流程表对应的电路是否存在非临界竞争或临界竞争？（ 4 分）新的流程表如下：二次状态激励状态Y2Y1/ 输出 Zy2y1x x =00x x =01x x =11x x =102 12 12 12 10001/001/000/010/00101/001/000/001/01111/001/011/110/01011/000/011/110/0新流程表对应的电路不存在非临界竞争或临界竞争。八分析与设计 （15 分）1写出电路输出函数F1 、F2 的逻辑表达式，并说明

16、该电路功能。 （ 4 分）F1A B C A BC ABC A BC ABCF2AC AB BC AC AB BC该电路实现全减器的功能功能。 （1 分）2假定用四路数据选择器实现该电路的逻辑功能，请确定给定逻辑电路中各数据输入端的值，完善逻辑电路。 （5 分）F1：D 0C, D 1C, DF2：D 00,D 1A , D2C, D 3C2A , D 313假定用 EPROM实现原电路的逻辑功能，可画出阵列逻辑图如下：（ 5 分）数字电路与逻辑设计( 2)一、【单项选择题】 ( 本大题共 20 小题，每小题2 分，共 40 分 ) 在每小题列出的四个选项中只有一个选项是符合题目要求的，请将正

17、确选项前的字母填在答题卷相应题号处 。1、和二进制数(1100110111.001)等值的十六进制数是（A）。A 337.2B 637.2C 1467.1D c37.42、是 8421BCD码的是（ B）。A 1010B 0101C 1100D 11113、和二进制码1100 对应的格雷码是（C）。A 0011B 1100C1010D 01014、 TTL 电路中，高电平 VH 的标称值是（C）。A 0.3VB 2.4VC 3.6VD 5V5、和逻辑式 AABC 相等的式子是（D）。A ABCB 1+BCC ADA BC6、若干个具有三态输出的电路输出端接到一点工作时，必须保证（B）。A 任何

18、时候最多只能有一个电路处于三态，其余应处于工作态B 任何时候最多只能有一个电路处于工作态，其余应处于三态C 任何时候至少要有两个或三个以上电路处于工作态D 以上说法都不正确7、 A+B+C+AB=（ C）。AA ABAC 1D A+B+C8、下列等式不成立的是（C）。A A ABABB (A+B)(A+C)=A+BCC AB+AC+BC=AB+BCD AB AB ABAB 19、欲对全班53 个同学以二进制代码编码表示，最少需要二进制的位数是（B）。A 5B 6C 10D 5310、一块数据选择器有三个地址输入端，则它的数据输入端应有（C）。A 3B 6C 8D 111、以下代码中为无权码的为

19、（C）。A 8421BCD 码B 5421BCD码C余三码D 2421BCD 码12、将幅值、时间上离散的阶梯电平统一归并到最邻近的指定电平的过程称为（B）。A采样B量化C保持D编码13、以下四种转换器， （ A）是 A/D 转换器且转换速度最高。A并联比较型B逐次逼近型C双积分型D施密特触发器14、多谐振荡器可产生（B）。A正弦波B矩形脉冲C三角波D锯齿波15、 N个触发器可以构成能寄存（B）位二进制数码的寄存器。A N-1B NC N+1D 2N16、同步时序电路和异步时序电路比较，其差异在于后者（B）。A没有触发器B没有统一的时钟脉冲控制C没有稳定状态D输出只与内部状态有关17、 555

20、 定时器不可以组成（D）。A多谐振荡器B单稳态触发器C施密特触发器D JK 触发器18、若 RAM的地址码有8 位，行、列地址译码器的输入端都为4 个，则它们的输出线（即字线加位线）共有（C）条。A 8B 16C 32D 25619、随机存取存储器具有（A）功能。A读 / 写B无读 / 写C只读D只写20、只读存储器ROM中的内容，当电源断掉后又接通，存储器中的内容（D）。A全部改变B全部为 0C不可预料D保持不变二、【填空题】（本大题共10 小题，每小题2 分，共 20 分；请将答案填写在答题卷相应题号处）21、钟控 RS触发器的特性方程为（ Q n 1S RQ nRS0(约束条件 )）。2

21、2、如果时序逻辑电路的输出Z 仅取决于存储电路状态Q,而与外部输入X 无关，或该时序电路没有外部输入，这种电路称为（摩尔型电路 ）。23、将 8k 4 位的 RAM扩展为 64k 8 位的 RAM，需用（ 16 ）片 8k 4 位的 RAM，同时还需用一片（ 3 线 -8 线）译码器。24、 A D转换器的转换过程包括（取样）、（保持）、（ 量化）和（ 编码）。25、欲将一个正弦波电压信号转变为同频率的矩形波，应当采用（施密特触发器 ）电路。26、十进制整数转换成二进制整数的方法是（将十进制整数除以2 取余数倒读） 。27、 BCD码的中文含义是（二十进制码） 。28、最基本的逻辑门电路有与门

22、，（或门）和（非门） 。 其中与门的特点是输入（全为高电平），输出（高电平） 。29、逻辑门电路中，低电平通常用（0）表示，高电平通常用（ 1）表示。30、七段数码显示器有两种接法，称（共阴极接法）接法和（共阳极接法）接法。三、【简答题】（本大题共4 小题，每小题 5 分，共 20 分；请将答案填写在 答题卷相应题号处）31、利用公式和定理证明。AB+BCD+AC+BC=AB+C证明： AB+BCD+AC+BC=AB+AC+BC=AB+C32、格雷码的特点是什么？为什么说它是可靠性代码？答：格雷码的任意两组相邻代码之间只有一位不同,其余各位都相同,它是一种循环码.这个特性使它在形成和传输过程中

23、可能引起的错误较少,因此称之为可靠性代码.33、逻辑函数的三种表示方法如何相互转换？答：从真值表写出逻辑函数式的一般方法：1 ）找出真值表中使函数Y=1 的那些输入变量取值组合。2）每组输入变量取值的组合对应一个乘积项：1- 原变量， 0- 反变量。3）将乘积项相加。从逻辑式列出真值表：将输入变量的所有组合状态逐一代入逻辑式求出函数值，列成表。从逻辑式画出逻辑图：用图形符号代替逻辑式中的运算符号，就可以画出逻辑图。从逻辑图写出逻辑式：从输入端到输出端逐级写出每个图形符号对应的逻辑式。从逻辑式画出卡诺图：将逻辑函数化成最小项和的标准形式，在对应的位置上添1,其余为 0。34、已知四变量函数F 的

24、反函数表达式为FABCDABCD，试用卡诺图求F 的最简与或式。解： FA BC DBCAD四、【应用题】（本大题共2 小题，每题10 分，共 20 分；请将答案填写在 答题卷相应题号处）35、画出下图由或非门组成的基本-触发器输出端Q 、 Q 的电压波形，输入端DDR SS ， R 的电压波形如图中所示。答案如下：36、用 3 线 8 线译码器74LS138 和与非门实现逻辑函数。Y1ABACY2ABCBCABY3ABCAC解：将函数化为最小项之和式，再变为与非与非式：（以 A 2A 1A 0=ABC ）Y1ABACAB C A BC ABCm4m5 m7 m4m 5m7Y2ABCBCAB A BC ABC ABCABCm2m3m5m7 m 2 m 3 m 5 m7Y3ABCACABC AB C AB Cm 3m 4m 6m 3m4m6