《高速数字设计教程-Ch3_逻辑门(2).pdf》由会员分享，可在线阅读，更多相关《高速数字设计教程-Ch3_逻辑门(2).pdf（25页珍藏版）》请在三一文库上搜索。
1、高速数字系统设计高速数字系统设计 2006年年4月月7日日 中国科大 快电子学 安琪2 第三章逻辑门的高速特性第三章逻辑门的高速特性 3-1 功耗（Power Dissipation）功耗（Power Dissipation） 3-2 速度（Speed）速度（Speed） 3-3 封装（Packaging）封装（Packaging） 中国科大 快电子学 安琪3 ? 静态功耗静态功耗 2 射级跟随器（射级跟随器（Emitter Follower） ? ? 单射随器平均功耗单射随器平均功耗（高低电平状态的时间相同）（高低电平状态的时间相同） PD TOLOLCCTOHOHCC Quiescent
2、R VVVVVVVV IVP )()( 2 1+ = ? ? 互补输出的静态功耗互补输出的静态功耗 PD TOLOLCCTOHOHCC Quiescent R VVVVVVVV IVP )()(+ = PD TOL OLCCLQuiescent R VV VVIVP )( )( _ = ? ? 低电平：低电平： PD TOH OHCCHQuiescent R VV VVIVP )( )( _ = ? ? 高电平：高电平： ECL，GaAs VO 中国科大 快电子学 安琪4 ? ? VT = -5.2V VCC = 0 VOH = -0.9 VOL = -1.7 ? ? VT= -2V VCC=
3、 0 VOH= -0.9 VOL= -1.7 静态功耗计算静态功耗计算 )510(5 . 1 )50(15 75. 0 = = = mW mW R P PD Quiescent )510(8 . 9 )50(2 .98 91. 4 = = = mW mW R P PD Quiescent 显然，采用相同的下拉电阻，显然，采用相同的下拉电阻，VT=-2V时，其功耗大大减少，仅为当时，其功耗大大减少，仅为当 VT=-5.2V时的时的1/6.5左右。左右。 VO 中国科大 快电子学 安琪5 ? ? 上升时间上升时间tr 对于对于0?1的跳变，时间常数由射级 跟随器输出阻抗和负载电容构成。 的跳变，时
4、间常数由射级 跟随器输出阻抗和负载电容构成。 = RE/RPD C = RE C ? 上升和下降时间 设： 上升和下降时间 设： C = 10pf，RPD= 510 = RE C =7 10pf =70ps tr= 2.2 = 2.2 70ps =154ps 一般来说，下拉电阻远大于射级跟随器输出阻抗一般来说，下拉电阻远大于射级跟随器输出阻抗RE，所以：，所以： tr= 2.2 = RE C 事实上，事实上，ECL电路本身的晶体管开 关时间要大于充电时间。 电路本身的晶体管开 关时间要大于充电时间。ECL10K系列 为 系列 为2ns，10KH为为1ns系列，系列，ECLinPS系 列则大约为
5、 系 列则大约为300400ps。 所以所以ECL电路的上升时间主要由其 内部的电容充放电时间所制约。 电路的上升时间主要由其 内部的电容充放电时间所制约。 中国科大 快电子学 安琪6 ? ? 下降时间下降时间tf 对于对于1?0的跳变，如果射 级跟随器的晶体管 的跳变，如果射 级跟随器的晶体管Q1截止，放 电回路则由下拉电阻 截止，放 电回路则由下拉电阻RPD和负 载电容 和负 载电容C构成。构成。 = k k CRt PDf 9 . 01 1 . 01 ln （当放电回路的时间常数（当放电回路的时间常数RPDC远小于晶体管远小于晶体管Q1的截止时间时，射级跟随器的下降时间 由晶体管 的截止
6、时间时，射级跟随器的下降时间 由晶体管Q1的截止时间所决定，实际情况是两种情况同时起作用。）的截止时间所决定，实际情况是两种情况同时起作用。） TOH OLOH VV VV k = 这里：这里： ? VT = -5.2V VCC = 0； VOH = -0.9； VOL = -1.7，k=0.164, tf= 0.164RPD C ? VT= -2V VCC= 0；VOH= -0.9； VOL= -1.7， k=0.987, tf= 0.987RPD C 中国科大 快电子学 安琪7 比较比较VT的不同取值：的不同取值：-2V 与与-5.2V ? 功耗 采用相同的下拉电阻， 功耗 采用相同的下拉
7、电阻，VT=-2V时，其功耗大大减少，仅为当时，其功耗大大减少，仅为当VT=-5.2V 时的时的1/6.5左右。左右。 ? 上升时间 采用相同的下拉电阻， 上升时间 采用相同的下拉电阻，VT=-2V时，其上升时间大大增加，为当时，其上升时间大大增加，为当VT=-5.2V 时的时的6倍左右。倍左右。 ? 动态功耗 与其静态功耗相比， 动态功耗 与其静态功耗相比，ECL电路的动态功耗很小。电路的动态功耗很小。 中国科大 快电子学 安琪8 ?特点：特点： ? ? 低电压摆幅：低电压摆幅：1V左右。左右。 VOHmin: 1.2V （1.5V）; VOLmax: 0.4V （0.4V） ? ? 低输入
8、低输入/输出电容：输出电容： 5pf ? ? 高速：高速：200MHz ? ? 大电流输出：大电流输出：64mA ? ? 低功耗：摆幅小（低功耗：摆幅小（0.8V），低电平时输出大电流，但电压很低 （ ），低电平时输出大电流，但电压很低 （0.4V）；高电平时输出电压大（）；高电平时输出电压大（1.2V），但输出电流为），但输出电流为0。 3. OC（OD）输出电路）输出电路 ? BTL和和GTL电路是新型的电路是新型的OC（OD）电路）电路 BTL：Backplane Transceiver Logic GTL：Gunning Transceiver Logic 主要用于总线（背板总线）设计
9、。主要用于总线（背板总线）设计。 ? 早期的早期的TTL OC门电路和门电路和COMS OD门电路是典型的代表。门电路是典型的代表。OC和和OD仍在使 用，但已不太多（速度不够快）。 仍在使 用，但已不太多（速度不够快）。 中国科大 快电子学 安琪9 简化的简化的BTL, GTL输入输出结构输入输出结构 BTL输入输出结构示意图输入输出结构示意图 GTL输入输出结构示意图输入输出结构示意图 ? BTL ? OC ? VIH=1.62V; VIL=1.47V ? GTL ? OD ? VIH = VREF + 50mV VIL = VREF - 50mV ? IOL= 40mA IOH 0 VT
10、 VT 中国科大 快电子学 安琪10 ? 类似于类似于ECL射级跟随器电路射级跟随器电路 ? 对于对于GTL电路：电路： VOH = VT，VEE= 0；并且高电平时，几乎没有电流，所以无功耗。所以：；并且高电平时，几乎没有电流，所以无功耗。所以： ? 当取：当取： VOL= 0.4V，VT= 1.2V，RP= 50 ； ? 静态功耗静态功耗 P OLOLT Quiescent R VVV IVP )( 2 1 = P EEOLOLTEEOHOHT Quiescent R VVVVVVVV IVP )()( 2 1+ = mW VVV P Quiescent 2 . 3 50 4 . 0)4
11、. 02 . 1 ( 2 1 = = VT 中国科大 快电子学 安琪11 对于对于GTL电路，设：电路，设：FCLK = 100MHz，C = 5pf， V=0.8V；则有：；则有： ? 动态功耗动态功耗 2 VCFP Active = 21262 8 . 01051050 2 = VC F P CLK Active mW16. 0= 类似于类似于ECL射级跟随器电路，射级跟随器电路，GTL电路的动态功耗很小。电路的动态功耗很小。 中国科大 快电子学 安琪12 4. 电流源输出（电流源输出（Current Source） ? 电流源输出电流源输出 VOH：T1，T4导通，导通，T2，T3截止。
12、截止。 VOL：T2，T3导通，导通，T1，T4截止。截止。 典型的电流源输出：LVDS （Low Voltage Differential Signaling）典型的电流源输出：LVDS （Low Voltage Differential Signaling） 简化后的简化后的LVDS驱动器和接收器负载原理图驱动器和接收器负载原理图 ? 标准标准 IEEE1596.3（1996） ANSI/TIA/EIA-644（1995/2000） 655Mbps/1.923Gbps ? 接收器输入电阻很高，没有电流流 入或流出。驱动器的 接收器输入电阻很高，没有电流流 入或流出。驱动器的3.5mA电流在
13、电流在 100 阻抗上产生阻抗上产生350mV的电压。的电压。 ? 三态输出 只有输入输出的电特性定义，无 功能，协议，连接器和电缆等定义。 三态输出 只有输入输出的电特性定义，无 功能，协议，连接器和电缆等定义。 中国科大 快电子学 安琪13 ? 静态功耗静态功耗 ? 动态功耗动态功耗 由于摆幅很小，所以动态功耗也小。由于摆幅很小，所以动态功耗也小。 PActive= F CV2 设设C=5pf，F=100MHz PActive= 1 108 5 10-12 0.352 = 0.06125mW P PQuiescent Quiescent = 3.5mA3.3V = 11.55mW = 3.
14、5mA3.3V = 11.55mW 这个功耗也包含了输出负载 的功耗 这个功耗也包含了输出负载 的功耗 简化后的简化后的LVDS驱动器和接收器负载原理图驱动器和接收器负载原理图 中国科大 快电子学 安琪14 ? LVDS供电电流供电电流 例：例：DS90C031（4驱动器）驱动器） 中国科大 快电子学 安琪15 六六. 输出负载功耗输出负载功耗 ? 电容上是没有功耗问题的。负载电容充、放电引起的动态功耗是消耗在输出驱 动电路的阻性元件上。 电容上是没有功耗问题的。负载电容充、放电引起的动态功耗是消耗在输出驱 动电路的阻性元件上。 ? 输出负载功耗常常大于驱动电路的功耗。输出负载功耗常常大于驱动
15、电路的功耗。 ? PH= (VH-VT)2/ R ? PL= (VL-VT)2/ R ? Totem Pole ? 设：设：VT=0，VH=3.5V，R=50 （传输线匹配）（传输线匹配） PH= 0.245W = 245mW PL= 0.0032W = 3.2mW P =（ PH+ PL）/ 2 = 124mW ? 设：设： R = 5K （不考虑传输线匹配）（不考虑传输线匹配） PH= (VH-VT)2/ R = 3.52/ 5 103 = 0.00245W = 2.45mW Totem Pole 输出等效电路输出等效电路 R VCC 开关开关A 开关开关B 中国科大 快电子学 安琪16
16、? 射级跟随器（射级跟随器（ECL/PECL） ? VT= -2V，R = 50 PH= （-0.9-（-2）2/ 50 = 24.2 mW PL= （-1.8-（-2）2/ 50 = 1.8 mW P = PH +PL= 26mW ? VT= -5.2V，R=510 PH= （-0.9-（-5.2）2/ 510 = 36 mW PL= （-0.9-（-5.2）2/ 510 = 24 mW P = PH+PL= 60mW ? OC（GTL） ? 高电平是功耗近似为零：高电平是功耗近似为零： VT = VH = 1.2V，PH=0 ? 低电平：低电平： PL= (VL-VT)2/ R = 0.8
17、2/ 50= 12.8mW P = （PH+PL）/2 = 6.4mW VT 中国科大 快电子学 安琪17 高、低电平时的功耗是一样的，功耗很小。高、低电平时的功耗是一样的，功耗很小。 P = I2 R = 3.52 100= 1.225mW ? 电流源输出（电流源输出（LVDS） 简化后的简化后的LVDS驱动器和接收器负载原理图驱动器和接收器负载原理图 中国科大 快电子学 安琪18 3-2 速度（速度（Speed） 两种时间参数： ） 两种时间参数： ? 门电路的传输延迟时间（门电路的传输延迟时间（tpd） ? 信号的逻辑切换时间（信号的逻辑切换时间（tr/ tf） 中国科大 快电子学 安琪
18、19 Speed ? tpd影响系统工作的速度是从时序的角度。影响系统工作的速度是从时序的角度。 ? tr/ tf影响系统工作的速度则主要是在信号完整性方面，即：反射， 传绕、振铃等，但然，也对时序有影响。 影响系统工作的速度则主要是在信号完整性方面，即：反射， 传绕、振铃等，但然，也对时序有影响。 ? 具有相同具有相同tpd的数字逻辑电路，逻辑切换时间越快，越容易引起麻 烦；反过来，逻辑切换时间越慢，电路越容易使用，越便宜。 的数字逻辑电路，逻辑切换时间越快，越容易引起麻 烦；反过来，逻辑切换时间越慢，电路越容易使用，越便宜。 ? 在高速数字电路设计时，器件封装，在高速数字电路设计时，器件封
19、装，PCB设计，连接器选择等许多 事情都主要与逻辑切换时间相关，而传输延迟时间则相对无关。 设计，连接器选择等许多 事情都主要与逻辑切换时间相关，而传输延迟时间则相对无关。 ? 在性能够用时，即满足系统速度要求时，芯片的切换速度越慢越好。在性能够用时，即满足系统速度要求时，芯片的切换速度越慢越好。 ? 快的逻辑切换时间从两方面影响电路，快的逻辑切换时间从两方面影响电路，电压变化率电压变化率和和电流变化率电流变化率。 中国科大 快电子学 安琪20 一一. 电压变化率（电压变化率（dV/dt） r Knee r t f t V dt dV5 . 0 max = = ? 信号最大的电压变化率发生在信
20、号的跳变处，即上升时间和下降时间，对应 着膝频率（ 信号最大的电压变化率发生在信号的跳变处，即上升时间和下降时间，对应 着膝频率（fKnee）。要求数据传输通道上所有部分，包括：器件封装，）。要求数据传输通道上所有部分，包括：器件封装，PCB 和连接器等都必须具有直到膝频率的平坦频率响应。和连接器等都必须具有直到膝频率的平坦频率响应。 r MB r MB B MB B t CR t V CR Vdt dV CR VV V Crosstalk= = = = 11 ? 电压变化率越大，越容易通过互容对邻近电路产生影响。电压变化率越大，越容易通过互容对邻近电路产生影响。 ? 串绕噪声与上升时间成反比
21、 上升时间越小 串绕噪声与上升时间成反比 上升时间越小 ? 电压变化率越大电压变化率越大 ? 串绕越大。串绕越大。 中国科大 快电子学 安琪21 二二. 电流变化率（电流变化率（dI/dt） ? 电流变化率越大，越容易通过互感对邻近电路产生影响。电流变化率越大，越容易通过互感对邻近电路产生影响。 ? 通过观测电压变化率（通过观测电压变化率（tr），推断电流变化率的大小。），推断电流变化率的大小。 dt tdV C R tV III CR )()( +=+= 设一个门电路的输出负载为一个电容和 电阻的并联。输出电流： 设一个门电路的输出负载为一个电容和 电阻的并联。输出电流： dt tVd C
22、Rdt tdV dt tdI)(1)()( 2 += 所以，电流变化率为：所以，电流变化率为： 中国科大 快电子学 安琪22 r t V dt tdV )( ? 电压变化率：与上升时间成反比。电压变化率：与上升时间成反比。 C t V dt tdI r C = 2 52. 1)( C t V Rt tV dt tdI rr xma + = 2 52. 11)()( ? 电流变化率电流变化率 电阻电阻R上的电流变化率：与上升时间成反比。 电容上的电流变化率：与上升时间的平方成反比。 近似有： 上的电流变化率：与上升时间成反比。 电容上的电流变化率：与上升时间的平方成反比。 近似有： Rt V d
23、t tdI r R 1)( = 中国科大 快电子学 安琪23 C t V Rt tV dt tdI rr + = 2 max 52. 11)()( ? 电流变化率由两项组成：电阻上和电容上的。 两项并不是同时达到最大值。 电流变化率由两项组成：电阻上和电容上的。 两项并不是同时达到最大值。 ? 虽然有误差，但易于记忆，且两峰相距不远。虽然有误差，但易于记忆，且两峰相距不远。 电流变化率的讨论电流变化率的讨论 中国科大 快电子学 安琪24 ? 电压变化率与上升时间成反比。主要通过互容影响。电压变化率与上升时间成反比。主要通过互容影响。 ? 电流变化率与上升时间的平方成反比。主要通过互感影响。电流变化率与上升时间的平方成反比。主要通过互感影响。 ? 当上升时间当上升时间tr减少一半时减少一半时 ? ? dV/dt增加一倍，互容引起的噪声增大一倍。增加一倍，互容引起的噪声增大一倍。 ? ? dI/dt几乎增大四倍，互感引起的噪声也几乎增大四倍。几乎增大四倍，互感引起的噪声也几乎增大四倍。 小结小结 中国科大 快电子学 安琪25 作业：作业： 证明：证明： = k k CRt PDf 9 . 01 1 . 01 ln TOH OLOH VV VV k = 其中：其中：