数字电子技术基础测试题及其答案.doc

《数字电子技术基础测试题及其答案.doc》由会员分享，可在线阅读，更多相关《数字电子技术基础测试题及其答案.doc（18页珍藏版）》请在三一文库上搜索。

1、数字电子技术基础测试题测试题A一、填空题1.晶体管作为开关使用，是指它的工作状态处于（ ）状态和（ ）状态。2.TTL逻辑门电路的典型高电平值是（ ）V，典型低电平值是（ ）V。3.触发器的特点是（ ）和（ ）。3.逻辑代数中的基本运算关系是（ ），（ ），（ ）。4.采用总线结构，分时传输数据时，应选用（ ）门。二、单项选题）在下列各题中，将正确的答案填入括号内。1.译码器辅以门电路后，更适用于实现多输出逻辑函数，因为它的每个输出为（ ）。 或项；最小项；与项之和；最小项之和。2.在图A.1所示的电路中，使输出的电路是（ ）。图A.13.接通电源电压就能输出矩形波形的电路是（ ）。 单稳态触

2、发器；施密特触发器；D触发器；多谐振荡器。4.多谐振荡器（ ）。 有两个稳态；有一个稳态；没有稳态；不能确定。5.已知输入A、B和输出Y的波形如图A.2所示，则对应的逻辑门电路是（ ）。 或非门；与门；与非门；异或门。图A.2三、用代数法化简下列各题1.；2.四、用卡诺图化简下列逻辑函数（10分）1.；2.五、图A.3所示电路，已知输入波形，试画出输出波形。设触发器初态为Q=0。（1）图A.3（2）图A.3六、分析A.4所示电路的逻辑功能，要求写出逻辑式并化简，列出真值表，画出用与非门实现的简化逻辑图。图A.4七、设计一个3变量奇校验电路，当输入有奇数个1时，输出为1，否则输出为0.要求列出真

3、值表，写出简化逻辑式，画出逻辑图。八、用4位同步计数器CT74LS160（如图A.5所示）的同步置数功能，构成24进制计数器。图A.5参考答案：一、1.饱和导通；截止。2.3.6V；0.3V。3.具有两个稳态；在输入信号作用下两个稳态可以相互转换。4.与；或；非。5.三态门。二、1.；2.；3.；4.；5.。三、1.【解】。2.【解】。四、1.【解】卡诺图如图【解A4.1】，。2.【解】卡诺图如图【解A4.2】，。图【解A4.1】图【解A4.2】五、1.【解】，波形如图【解A5.1】。2.【解】，波形如图【解A5.2】。图【解A5.1】图【解A5.2】六、【解】写出输出逻辑函数。化简和变换逻辑

4、函数。列真值表。如表【解A6】。【解A6】真值表输入输出ABCY00000010010001111000101111011111图【解A6】画逻辑图。如图【解A6】。七、【解】分析设计要求，列真值表。设三变量分别为A、B、C，输出为Y。真值表如【解A7】。化简和变换逻辑函数。画逻辑图。如图【解A7】。【解A7】真值表输入输出ABCY00000011010101101001101011001111图A7八、【解】写出的各位和十位的二进制代码。写出反馈置数函数。画逻辑图。如图【解A8】。图【解A8】测试题B一、填空题1.十进制数513对应的二进制数（ ），对应的8421BCD码是（ ），对应的十六

5、进制数是（ ）。2.拉电流负载是门电路输出为（ ）电平时的负载，灌电流负载是门电路输出为（ ）电平时的负载。3.CMOS门电路的闲置输入端不能（ ），对于与门应当接到（ ）电平，对于或门应当接到（ ）电平。4.施密特触发器有（ ）个阈值电压，分别称作（ ）和（ ）。5.JK触发器的特性方程为（ ）。图B.1二、单项选题在下列各题中，将正确的答案填入括号内。1.在图B.1所示电路，使输出Y=1的A、B取值有（ ）。 1种；2种；3种；4种。2.下列电路中，属于时序逻辑电路的是（ ）。 编码器；译码器；数据选择器；计数器。3.能将正弦信号转换成矩形脉冲信号的电路是（ ）。图B.2多谐振荡器；施密特

6、触发器；D/A转换器；JK触发器。4.可用于总线结构，分时传输的门电路是（ ）。 异或门；同或门；OC门；三态门。5.电路和波形如图B.2所示，正确的输出波形是（ ）。三、化简下列函数，方法不限。1.2. 四、数据表B.1所示真值表写出最简与非表达式，并画出逻辑图。真值表B.1ABCY0001001010001110001011101111五、已知图B.3所示电路AB端波形，试画出输出端Y的波形。图B.3六、设计一个二输出逻辑电路，它的输入信号是8421BCD码，它的输出定义为： ： 输入的数字量能被4整除时，输出为1；： 输入的数字量为奇数时，输出为1。要求：列出、的真值表；用4线-10线B

7、CD译码器辅以门电路实现其逻辑功能。（设译码器输出高电平有效，时，译码器工作。其逻辑示意图见图B.4）。图B.4七、分析图B.5所示组合逻辑电路的逻辑功能。（1）写出逻辑式；（2）列出真值表；（3）说明逻辑功能。图B.5八、分析图B.6所示电路是几进制计数器。（图中集成计数器为具有异步清零的8421BCD码计数器。图B.6九、指出图B.7是什么电路？根据给定的波形，画出电路输出的波形。图B.7参考答案：一、1. 1000000001；010100010011；201。2.高；低。3.悬空；高；低。4. 2；正向阈值电压；负向电压或。5.。二、1.；2.；3.；4.；5.。三、1【解】。2【解】

8、Y的卡诺图如图【解B3】。图B3四、【解】最简逻辑函数式。卡若图如图【解B4.1】。 。变换为最简与非式。逻辑图。如图【解B4.2】。图【解B4.1】图【解B4.2】五、【解】波形如图【解B5】。图【解B5】六、【解】分析设计要求，列真值表。设、为输入信号，用Y2Y1表示结果。表【解B6】Y2Y1Y2Y1000001100001000110100110001000101000111010110100011100010110110101100011100111101111函数表达式。 。将与4线-10线译码输出函数比较。令，则有；。连线图。如图【解B6】。图【解B6】图【解B9】七、【解】逻辑表

9、达式。；真值表略；同或逻辑。八、【解】反馈归零函数。；计数器输出状态为；计数器状态相应的十进制数。；六十五进制计数器。九、【解】波形如【图解9】。测试题C一、填空题1.三态输出门的三个输出状态分别是（ ）、（ ）和（ ）。2.逻辑函数：的卡诺图中有（ ）个最小项，有（ ）个无关项。3.n个输入端的二进制译码器共有（ ）个最小项输出。4.根据用途分，存储器分为两大类。一类是（ ）另一类是（ ）。5.A/D转换器是将（ ）转换为（ ）。二、单项选择题在下列各题中，将正确的答案填入括号内。1已知逻辑函数，的是（ ）。 ；。2.，其结果是（ ）。 ；。3.若要将10KHz的矩形波信号转换为1KHz的矩

10、形波信号，应采用（ ）。 十进制计数器；二进制计数器；单稳态触发器；施密特触发器4. 用5级触发器可以记忆( )种不同的状态。 8；16；32；64。5.如图C.1所示TTL门电路输出与输入之间的逻辑关系错误的是（ ）。图C.1三、化简下列逻辑函数为最简与或式（方法不限）。1.。2.。四、有一组合逻辑电路，其输入A、B、C和输出波形如图C.2所示，试设计一个能实现此要求的逻辑电路。图C.2五、试用译码器74LS138和适当的门电路实现逻辑函数，要求有完整的求解过程，画出完整的逻辑图。，译码器工作。六、触发器电路如图C.3所示，设各触发器初始状态为0，试画出在CP作用下触发器的和的输出波形。 图

11、C.3 七、分析图C.4所示电路为几进制计数器，设触发器初始状态均为0，要求：（1）写出驱动方程和状态方程；（2）列出状态转换表；（3）分析是几进制计数器。图C.4八、试用同步十进制计数器74LS162的同步置0功能，组成一个四十二进制计数器。可使用必要门电路，逻辑功能示意图如图C.5所示。图C.5九、图C.6所示电路，由施密特触发器组成的多谐振荡器，设接通电源时电容两端电压，施密特触发器正向阈值电压为、负向阈值电压为。试画出输入和输出波形。图C.6参考答案：一、1. 高电平；低电平；高阻。2. 3；2.。3.；4. RAM；ROM。5.模拟量；数字量。二、1. ；2. ；3. ；4. ；5.

12、 。三、1.【解】2. 【解】Y的卡诺图如【图解C3.1】。图【解C3.1四、【解】分析设计要求，列真值表。如表【解C4】。真值表【解C4】ABCY00010010010001111000101111011110图【解C4】逻辑函数。逻辑图。如图【解C4】。五、【解】逻辑函数最小项表达式。图【解C5】选择译码器。74LS138输出函数。将和74LS138输出函数比较。令，则有画逻辑图。如图【解C5】。六、【解】为JK触发器中，J=K=1，为触发器，（翻转），（CP下降沿到来时有效）。为JK触发器中，根据特性方程有（翻转）（CP上升沿到来时有效）。和波形如图【解C6】。图【解C6】七、【解】写方

13、程式。驱动方程：；。表【解C7】CP顺序000010112111311041015000 状态方程：； ；。状态转换表。如表【解C7】。分析功能。同步五进制值计数器。八、【解】写出的个位和十位的二进制代码。 写出反馈归零函数。 画逻辑图。如图【解C8】。图【解C8】九、【解】波形参见教材。测试题D一、填空题1.十进制数236对应的二进制数是（ ），对应的8421BCD码是（ ）。2.最简与或表达式的标准是（ ）。3对十个信号进行编码，则转换成的二进制代码至少应有（ ） 位。4.在A/D转换中，输入模拟信号中最高频率分量是10KHz，则最低取样频率是（ ）。5.一个16K4的存储系统具有（ ）个

14、存储单元，至少需要（ ）条地址线和（ ）条数据线。二、单选题1. 函数中，符合逻辑相邻的是 （ ）。 和 ； 和 ； 和 ； 和。2. 输出端可直接连在一起实现“线与逻辑功能的门电路是( )。与非门 ； 或非门；三态门 ； OC门。3. 已知R、S是2 个与非门构成的基本RS触发器的输入端，则约束条件为( )。 ； ； ； 。4. 如图D1所示由555定时器组成的电路是 ( )。多谐振荡器 ； 施密特触发器；单稳态电路 ； 双稳态电路。图【D1】5. 组合逻辑电路（ ）。有记忆功能 ； 无记忆功能； 有时有，有时没有 ；要根据电路确定。三、化简下列各式为最简与或式1.；2.。四、设计一个4人表

15、决电路。当表决某一提案时，多数人同意，提案通过；如两人同意，其中一人为董事长时，提案通过。用与非门实现。五、试用8选1数据选择器74LS151和门电路实现逻辑函数。要求有完整的求解过程并画出完整的逻辑电路图。六、在图D.2所示电路中，设触发器初态为0，试根据CP和X的波形画出Q端波形。图D.2七、电路如图D2所示，试写出电路输出端表达式。图D3八、分析电路图D4所示时序电路，设触发器初始状态为0.试：（1）写出输出方程、驱动方程和状态方程；（2）列出状态转换真值表；（3）分析电路逻辑功能。（4）画出状态转换图和时序图。图D4九、试用CT74LS161用异步清零法法设计一个10进制计数器。要求写

16、出设计步骤，画出逻辑图。参考答案：一、1. 11101100；001000110110。2.与项最少和与项中变量数最少。3. 4 ；4. 20KHz。5. 64K；14；4。二、1.。2. 。3. 。4. 。5. 。三、1【解】。2.【解】做出Y的卡诺图如图【解D3】。图【解D3】四、【解】分析设计要求，列出真值表。 设表决的4人为A、B、C、D,A为董事长。同意提案时用1表示，不同意时用0表示。表决结果为Y，提案通过用1表示，否则为0。真值表【解D4】。表【解D4】输入输出输入输出ABCDYABCDY0000010000000101001100100101010011010111010001

17、1001010101101101100111010111111111由卡若图得出逻辑函数表达式。卡诺图如图【解D4.1】。化为与非与非式：；图【解D4.1】逻辑图。如图【解D4.2】。图【解D4.2】五、【解】Y的最小项表达式。8选1数据选择器74LS151输出函数表达式。 比较和两式中最小项的对应关系 设，数据选择器的地址输入为， MUX数据输入端赋值为 ； 连线图。如图【解D5】图【解D5】图【解D6】六、【解】JK触发器：，代入特性方程有：（）。波形如图【解D6】。七、【解】。八、【解】写方程式。驱动方程：；状态方程：；状态转换表如表【解D8】。表【解D8】CP顺序CP顺序0000001011112102103113014004002位二进制加/减计数器。状态转换图和时序图。如图【解D8】。状态转换图时序图图【解D8】九、【解】10进制计数器的状态为（00002（10012。写出二进制代码；写出反馈归零函数 。画出逻辑图。10进制计数器如图【解D9】所示。图【解D9】