《EDA试题答案.doc》由会员分享，可在线阅读，更多相关《EDA试题答案.doc（7页珍藏版）》请在三一文库上搜索。
1、1.1.1（ 1）什么叫EDA （ P1）？EDA 技术是一种以计算机为工作平台， 结合计算机图形学、拓扑逻辑学、计算方法学及人工智能等多项计算机应用科学的最新成果而开发出来的一套软件工具。1.1.2 （ 2 ） EDA技术在硬件硬件方面融合了哪些技术（ P1）？大规模集成电路制造技术、IC 版图设计技术、 ASIC（专用集成电路）测试和封装技术、 FPGA 和 CPLD 编程下载技术、自动测试技术等1.1.3（ 3） EDA 技术在计算机辅助工程方面融合了哪些技术（ P1）？计算机辅助设计 （ CAD ）、计算机辅助制造 （ CAM ）、计算机辅助测试 (CAT) 、计算机辅助工程（ CAE
2、 ）技术以及多种计算机语言的设计概念。1.1.4（ 4） EDA 技术在现代电子学方面融合了哪些内容（ P1）？如：电子线路设计理论、数字信号处理技术、嵌入式系统和计算机设计技术、数字系统建模和优化技术及微波技术等1.1.5（ 5）EDA 技术在 21 世纪的突出表现有哪5 个方面（ P2）？使电子设计产品以自主知识产权方式得以明确表达和确认成为可能。在仿真验证和设计两方面都支持标准硬件描述语言的功能强大的 EDA 软件不断推出。电子技术全方位进入EDA 领域。EDA 使得电子领域各学科的界限更加模糊，更加互为包容。不断推出更大规模的FPGA 和 CPLD 。基于 EDA 工具的用于ASIC
3、设计的标准单元已涵盖大规模电子系统及复杂IP 核模块。软硬件 IP 核在电子领域得以进一步确认。SoC 高效率低成本设计技术日益成熟。系统级、行为验证级硬件描述语言使复杂电子系统的设计特别是验证趋于高效和简单。1.2.1（ 6）画图说明EDA 技术实现目标是什么（P3）？1.3.1（ 7）目前常用的 HDL 主要有哪些？其中使用最多的是谁（ P4）？VHDL ； Verilog HDL ；SystemVerilog ； System C 1.3.2（ 8）与 Verilog 相比 VHDL 有哪两方面优势？有哪三方面不足（P5）？优势： 1.语法比 Verilog 更严谨，通过 EDA 工具自
4、动语法检查，以排除许多设计中的疏忽；2.有很好的行为级描述能力和一定的系统级描述能力，而 Verilog 建模时，行为与系统级抽象及相关描述能力不及VHDL 。不足：1.在相同逻辑功能描述时， Verilog 的代码比 VHDL 少许多。2.VHDL 对数据类型匹配要求过于严格，初学不易，编程耗时多；而 Verilog 支持自动类型转换，初学者较易入门；3.VHDL 对版图级、管子级等较底层的描述级别，几乎不支持，无法直接用于集成电路底层建模。1.4.1（ 9） HDL 综合包括哪四种综合（P6）？自然语言综合；行为综合；逻辑综合；版图综合或结构综合1.5.1（ 10）画图说明自顶向下的设计流
5、程（P9）。1.6.1（ 11）EDA 技术与传统的数字系统设计相比有哪5方面优势（ P10）？（ 1）大大降低设计成本，缩短设计周期。 2）有各类库的支持。（ 3）极大地简化了设计文档的管理。（ 4）日益强大的逻辑设计仿真测试技术。 （ 5）设计者拥有完全的自主权。 （6）良好的可移植与可测1.7.1（ 12）画图说明应用于 FPGA/CPLD 的 EDA 开发流程（ P12）。1.8.1（ 13）画出 ASIC 设计的流程框图（P17）。1.9.1（ 14）EDA 工具大致可以分为哪 5 个模块（ P18）？设计输入编辑器、 HDL 综合器、 仿真器、适配器、下载器1.10.1（ 15）画
6、出 Quartus设计流程框图（P22）。试性，为系统开发提供了可靠的保证。 （7）能将所有设计环节纳入统一的自顶向下的设计方案中。（ 8）在整个设计流程上充分利用计算机的自动设计能力，在各个设计层次上利用计算机完成不同内容的仿真模拟，在系统板设计结束后仍可利用计算机对硬件系统进行完整全面的测试。1.11.1（ 16）简述软IP 的概念及优缺点（P22）。软 IP 是用 Verilog/VHDL 等硬件描述语言描述的功能块，但是并不涉及用什么具体电路元件实现这些功能。优点： 设计周期短，设计投入少。不涉及物理实现，为后续的设计留有很大的发挥空间，曾大了 IP 的灵活性和适应性。缺点： 是在一定
7、程度上是后续工序无法适应整体设计，从而需要在一定程度的软 IP 修正，在性能上也不可能获得全面的优化。1.12.1（ 17）试述 EDA 技术的发展趋势（P24）。（ 1）超大规模集成电路的集成度和工艺水平不断提高，深亚微米工艺已经成熟，在一个芯片上完成系统级的集成已成为可能。（ 2）由于工艺线宽的不断减小，在半导体材料上的许多寄生效应已经不能简单地被忽略。这就对EDA 工具提出了更高的要求，同时也使得IC 生产线的投资更为巨大。这一变化使得可编程逻辑器件开始进入传统的 ASIC 市场。（ 3）市场对电子产品提出了更高的要求，从而对系统的集成度不断提出更高的要求。同时，设计的速度也成了一个产品
8、能否成功的关键因素，这促使EDA 工具和 IP 核应用更为广泛。（ 4）高性能的 EDA 工具得到长足的发展，其自动化和智能化程度不断提高，为嵌入式系统设计提供了功能强大的开发环境。（ 5）计算机硬件平台性能大幅度提高，为复杂的SoC 设计提供了物理基础。2.1.1（ 18）试画出基本PLD 器件的原理结构图（P26）。2.1.2 （ 19）试画框图说明PLD按集成度分类的情况（ P27）。2.7.1（ 20）简述目前常见的大规模可编程逻辑器件的编程工艺有哪 3 种（ P56）？（ 1）基于电可擦除存储单元的EEPROM 或 Flash技术。（ 2）基于 SRAM 查找表的编程单元。（ 3）基
9、于一次性可编程反熔丝编程单元。3.1.1 （ 21）请对本题 VHDL 程序中出现的相关语法结构和语法含义从 12 个方面进行说明（ P63）。ENTITY mux21a ISPORT(a,b:IN BIT;s:IN BIT;y:OUT BIT) ;END ENTITY mux21a;ARCHITECTURE one mux21a ISBEGINY a WHEN S= 0 ELSE b； END ARCHITECTURE one；(1) IN ：输入端口。 (2) OUT ：输出端口。 (3) INOUT ：双向端口。 (4) BUFFER ：缓冲端口。5.1.1(25) 在 VHDL中，数据
10、对象有哪三类（P142）？变量、常量、信号5.1.2（ 26）试画表对信号与变量赋值语句功能进行比较（ P145）。5.3.1 （ 28A ） PROCESS 语句结构由哪三个部分组成（ P162）？进程说明部分、顺序描述语句部分、敏感信号参数表。（ 28B） PROCESS 语句进程说明主要定义一些局部量，可包括什么（ P162）？数据类型、常数、变量、属性、子程序等。 需注意在进程说明部分不允许定义信号和共享变量。（ 28C）PROCESS 语句中的顺序描述语句部分可分为哪5 种语句（ P162）？赋值语句、进程启动语句、子程序调用语句、顺序描述语句、进程跳出语句（ 28D）PROCESS
11、 语句中的顺序描述语句包括哪3 种语句（ P162）？IF 语句、 CASE 语句、 LOOP 语句5.3.2(29) 对进程的认识和进行进程的设计需要注意哪5方面的问题（P162）？1. PROCESS 为一无限循环语句、2. 进程中的顺序语句具有明显的顺序和并行双重性、 3. 进程语句本身是并行语句、 4. 信号可以是多个进程间的通信线、5. 一个进程中只允许描述对应于一个时钟信号的同步时序逻辑5.5.1（ 30）试写出IF 语句的四种结构形式（P165）。7.1.1（ 31）为什么要使用状态机（P235）？（ 1）高效的顺序控制模型。（ 2）容易利用现成的EDA 优化工具。（ 3）性能稳
12、定。（ 4）设计实现效率高。 （ 5）高速性能。 （ 6）高可靠性能。7.1.2（32）用 VHDL 设计的状态机根据不同的标准可分为哪些种类（ P237）？1.状态机信号输出方式：Mealy 和 Moore ；2.状态机结构分为：单进程状态机和多进程状态机； 3.状态表达方式分：有符号化状态机和确定状态编码的状态机； 4.编码方式分：顺序编码状态机、一位热码编码状态机和其他编码方式状态机。3.1.2 （ 22）应用 CASE语句（即真值表法）写出半加器的 VHDL描述（ P73）。absoco00000110101011013.1.3 （ 23）试利用 VHDL例化语句给出1 位二进制全加器顶层设计描述（P76）。3.4.1 （ 24）请给出一个带有异步复位和同步加载功能的十进制加法计算器（P88）。7.3.2 （ 37）试写出序列检测器（11010011）Mealy 型单进程状态机的VHDL设计（ P250）。7.2.2 （35）试写出序列检测器（11010011）Moore 二进程状态机的VHDL设计（ P246）。