《习题5时序逻辑电路分析与设计数电含答案.docx》由会员分享，可在线阅读，更多相关《习题5时序逻辑电路分析与设计数电含答案.docx（6页珍藏版）》请在三一文库上搜索。
1、时序逻辑电路分析与设计数字电子技术题5.1 分析图题5.1所示电路的逻辑功能。并画出电路在输入端 X收到序列为 10110100时的时序图。解：首先从电路图写出它的驱动方程：D1 xQ2D2 XQ1Q2 X(Q1 Q2)将上式代入D触发器的特性方程后得到电路的状态方程：Q1n1 xQ2Q2n 1 X(Q1 Q2)电路的输出方程为：Y XQQ2根据状态方程和输出方程画出的状态转换图如下图示：所以，电路的功能是可重叠111序列检测器。当X收到10110100时的时序图是：题5.2分析图题5.2所示电路的逻辑功能。并画出电路在连续的时钟脉冲作用下的时序图。图题5.1CP图题5.2解：首先从电路图写出
2、它的驱动方程:JiQiQ2KiJiQ1Q2J2K2QiJ2Q2QiQ2将上式代入D触发器的特性方程后得到电路的状态方程:Qin 1Q2n iJiQKiQiQ1Q2J2Q2K2Q2Q1Q2电路的输出方程为：QiQ2根据状态方程和输出方程画出的状态转换图如下图示:Z所以，电路的功能是模 3记数器。题5.3试画出“1011”不可重叠序列检测器的原始状态图和原始状态表。当输入信号X依序U到1011时，输出z为1,否则z为0。例如：当X = 0 1 0 1 1 0 1 1 0 1 1 0 0,则Z=0 0 0 0 1 0 0 0 0 0 1 0 0。解：原始状态图如下所示：jQ+1/ZQ-iQn+1/Z
3、01S0S0/0S1/0S1S2/0S1/0S2S0/0S3/0S3S2/0S0/1S4S0/0S1/0题5.4 试画出“1001”可重叠序列检测器的原始状态图和原始状态表。该电路在输入端X依序U到1001时，输出z为1。且若Z=1,则仅当收到输入信号为 0,输出信 号Z才变为0,否则保持为1。例如：当X = 0 1 0 0 1 1 1 0 1 1 0 0 1 0 0 1 ,贝 Uz = 0 0 0 0 1 1 1 0 0 0 0 0 1 0 0 1。解：原始状态图如下所示：原始状态表如下所示:QStQn+1/Z01S0S0/0S1/0S1S2/0S1/0S2S3/0S1/0S3S0/0S4/
4、1S4S2/0S1/0题5.5若设计一个同步时序电路，每输入四位数码，电路恢复初态。在四位数码中， 如果有且仅有三个1,则输出Z=1,否则Z = 0。要求画出该电路的状态转换图和状态表, 并作状态化简。题5.6用观察法化简表题 5.6 (1)、(2)所示的原始状态表。表题5.6 (1)状态表1Sn+1/Y 4S0S1S2S30S1/1S0/1S3/1S2/11S2/0S2/0S0/0S0/1解：(1)由题意知：S0与S1等价 所以，化简后结果是：(2)由题意知：A与D等价，B与E等价 所以，化简后结果是：题5.11 用4位二进制同步计数器 74161和8选1数据选择器设计一个能够产生11100并循环的序列信号发生器。进位输出解：1EP ETD0Q0Di74161QiD2Q2D3Q3CLR Ld0 1 2 01234567 AAA DDDDDDDDCPCP