《PCBLayout中的走线策略.docx》由会员分享，可在线阅读，更多相关《PCBLayout中的走线策略.docx（6页珍藏版）》请在三一文库上搜索。
1、PCBLayout中的走线策略布线Layout是PCB设计工程师最差不多的工作技能之一。走线的好坏将直截了当阻碍到整 个系统的性能，大多数高速的设计理论也要最终通过 Layout 得以实现并验证，由此可见，布线 在高速 PCB 设计中是至关重要的。 下面将针对实际布线中可能遇到的一些情形， 分析其合理性， 并给出一些比拟优化的走线策略。要紧从直角走线，差分走线，蛇形线等三个方面来阐述。1 直角走线直角走线一样是 PCB 布线中要求尽量幸免的情形，也几乎成为衡量布线好坏的标准之一，那么 直角走线怎么讲会对信号传输产生多大的阻碍呢？从原理上讲，直角走线会使传输线的线宽发 生变化，造成阻抗的不连续。
2、事实上不光是直角走线，顿角，锐角走线都可能会造成阻抗变化 的情形。直角走线的对信号的阻碍确实是要紧表达在三个方面：一是拐角能够等效为传输线上的容性负 载，减缓上升时刻；二是阻抗不连续会造成信号的反射；三是直角尖端产生的EMI 。传输线的直角带来的寄生电容能够由下面那个体会公式来运算：C=61WErsize=11/2/size/Z0在上式中，C确实是指拐角的等效电容单位：pF, W指走线的宽度单位：inch, 指介质的介电常数，Z0确实是传输线的特点阻抗。举个例子，关于一个4Mils的50欧姆传输线为4.3来讲，一个直角带来的电容量大致为O.OIOIpF,进而能够估算由此引起的上升时刻变化量：T
3、10-90%=2.2*C*Z0/2 = 2.2*0.0101*50/2 = 0.556ps 通过运算能够看出，直角走线带来的电容效应是极其微小的。由于直角走线的线宽增加，该处的阻抗将减小，因此会产生一定的信号反射现象，我们能够按 照传输线章节中提到的阻抗运算公式来算出线宽增加后的等效阻抗，然后按照体会公式运算反 射系数：p =ZsZ0/Zs+Z0，样直角走线导致的阻抗变化在7%-20%之间，因而反射系数最大为 O.1 左右。 而且， 从下列图能够看到，在 W/2 线长的时刻内传输线阻抗变化到最小， 再通过 W/2 时刻又复原到正常的阻抗，整个发生阻抗变化的时刻极短，往往在10ps之内，如此快而
4、且微小的变化对一样的信号传输来讲几乎是能够忽略的。专门多人对直角走线都有如此的明白得，认为尖端容易发射或接收电磁波，产生 EMI ，这也成 为许多人认为不能直角走线的理由之一。然而专门多实际测试的结果显示，直角走线并可不能 比直线产生专门明显的 EMI 。也许目前的仪器性能，测试水平制约了测试的精确性，但至少讲 明了一个咨询题，直角走线的辐射差不多小于仪器本身的测量误差。总的讲来，直角走线并不是想象中的那么可怕。至少在 GHz 以下的应用中，其产生的任何诸如 电容，反射， EMI 等效应在 TDR 测试中几乎表达不出来， 高速 PCB 设计工程师的重点依旧应该 放在布局，电源 /地设计，走线设
5、计，过孔等其他方面。因此，尽管直角走线带来的阻碍不是专 门严峻，但并不是讲我们以后都能够走直角线，注意细节是每个优秀工程师必备的差不多素养， 而且，随着数字电路的飞速进展， PCB 工程师处理的信号频率也会持续提升，到 10GHz 以上的 RF 设计领域，这些小小的直角都可能成为高速咨询题的重点对象。2 差分走线差分信号( Differential Signal )在高速电路设计中的应用越来越广泛，电路中最关键的信号往往 都要采纳差分结构设计，什么另它这么倍受青睐呢？在 PCB 设计中又如何能保证其良好的性能 呢？带着这两个咨询题，我们进行下一局部的讨论。何为差分信号？通俗地讲，确实是驱动端发
6、送两个等值、反相的信号，接收端通过比拟这两个 电压的差值来判定逻辑状态 “0依旧 “1。而承载差分信号的那一对走线就称为差分走线。差分信号和一般的单端信号走线相比，最明显的优势表达在以下三个方面：a抗干扰能力强，因为两根差分走线之间的耦合专门好，当外界存在噪声干扰时，几乎是同时被 耦合到两条线上，而接收端关心的只是两信号的差值，因此外界的共模噪声能够被完全抵消。b. 能有效抑制EMI，同样的道理，由于两根信号的极性相反，他们对外辐射的电磁场能够相互抵 消，耦合的越紧密，泄放到外界的电磁能量越少。c. 时序定位精确，由于差分信号的开关变化是位于两个信号的交点，而不像一般单端信号依靠高 低两个阈值
7、电压判定，因而受工艺，温度的阻碍小，能降低时序上的误差，同时也更适合于低 幅度信号的电路。目前流行的 LVDS ( low voltage differential signaling )确实是指这种小振幅差 分信号技术。关于 PCB 工程师来讲，最关注的依旧如何确保在实际走线中能完全发挥差分走线的这些优势。 也许只要是接触过 Layout 的人都会了解差分走线的一样要求，那确实是 “等长、等距 。等长是 为了保证两个差分信号时刻保持相反极性，减少共模重量；等距那么要紧是为了保证两者差分阻 抗一致， 减少反射。 “尽量靠近原那么 有时候也是差分走线的要求之一。 但所有这些规那么都不是用 来生搬
8、硬套的，许多工程师看起来还不了解高速差分信号传输的本质。下面重点讨论一下PCB差分信号设计中几个常见的误区。误区一：认为差分信号不需要地平面作为回流路径，或者认为差分走线彼此为对方提供回流途 径。造成这种误区的缘故是被外表现象困惑，或者对高速信号传输的机理认识还不够深入。从 图 1-8-15 的接收端的结构能够看到，晶体管 Q3,Q4 的发射极电流是等值，反向的，他们在接地处的电流正好相互抵消(I仁0)，因而差分电路关于类似地弹以及其它可能存在于电源和地平面上的噪音信号是不敏锐的。地平面的局部回流抵消并不代表差分电路就不以参考平面作为信号 返回路径，事实上在信号回流分析上，差分走线和一般的单端
9、走线的机理是一致的，即高频信 号总是沿着电感最小的回路进行回流，最大的区不在于差分线除了有对地的耦合之外，还存在 相互之间的耦合，哪一种耦合强，那一种就成为要紧的回流通路，图1-8-16 是单端信号和差分信号的地磁场分布示意图。在 PCB 电路设计中，一样差分走线之间的耦合较小，往往只占 1020% 的耦合度，更多的依旧 对地的耦合，因此差分走线的要紧回流路径依旧存在于地平面。当地平面发生不连续的时候， 无参考平面的区域，差分走线之间的耦合才会提供要紧的回流通路，见图 1-8-17 所示。尽管参 考平面的不连续对差分走线的阻碍没有对一般的单端走线来的严峻，但依旧会降低差分信号的 质量，增加 E
10、MI ，要尽量幸免。也有些设计人员认为，能够去掉差分走线下方的参考平面，以 抑制差分传输中的局部共模信号，但从理论上看这种做法是不可取的，阻抗如何操纵？不给共 模信号提供地阻抗回路，势必会造成 EMI 辐射，这种做法弊大于利。误区二：认为保持等间距比匹配线长更重要。在实际的 PCB 布线中，往往不能同时满足差分设 计的要求。由于管脚分布，过孔，以及走线空间等因素存在，必须通过适当的绕线才能到达线 长匹配的目的，但带来的结果必定是差分对的局部区域无法平行，这时候我们该如何取舍呢？ 在下结论之前我们先看看下面一个仿真结果。从上面的仿真结果看来，方案 1 和方案 2 波形几乎是重合的，也确实是讲，间
11、距不等造成的阻 碍是微乎其微的，相比拟而言，线长不匹配对时序的阻碍要大得多方案3。再从理论分析来看，间距不一致尽管会导致差分阻抗发生变化，但因为差分对之间的耦合本身就不明显，因此 阻抗变化范畴也是专门小的，通常在10%以内，只相当于一个过孔造成的反射，这对信号传输可不能造成明显的阻碍。而线长一旦不匹配，除了时序上会发生偏移，还给差分信号中引入了 共模的成分，降低信号的质量，增加了 EMI 。能够这么讲， PCB 差分走线的设计中最重要的规那么确实是匹配线长，其它的规那么都能够按照设 计要求和实际应用进行灵活处理。误区三：认为差分走线一定要靠的专门近。让差分走线靠近无非是为了增强他们的耦合，既能
12、 够提升对噪声的免疫力，还能充分利用磁场的相反极性来抵消对外界的电磁干扰。虽讲这种做 法在大多数情形下是专门有利的，但不是绝对的，如果能保证让它们得到充分的屏蔽，不受外 界干扰，那么我们也就不需要再让通过彼此的强耦合到达抗干扰和抑制 EMI 的目的了。如何才 能保证差分走线具有良好的隔离和屏蔽呢？增大与其它信号走线的间距是最差不多的途径之 一，电磁场能量是随着距离呈平方关系递减的，一样线间距超过 4 倍线宽时，它们之间的干扰 就极其柔弱了，差不多能够忽略。此外，通过地平面的隔离也能够起到专门好的屏蔽作用，这 种结构在高频的 10G 以上 IC 封装 PCB 设计中经常会用采纳，被称为 CPW
13、结构，能够保证 严格的差分阻抗操纵 2Z0 ，如图 1-8-19。差分走线也能够走在不同的信号层中，但一样不建议这种走法，因为不同的层产生的诸如阻抗、 过孔的差不会破坏差模传输的成效，引入共模噪声。此外，如果相邻两层耦合不够紧密的话， 会降低差分走线抗击噪声的能力，但如果能保持和周围走线适当的间距，串扰就不是个咨询题。 在一样频率 GHz 以下， EMI 也可不能是专门严峻的咨询题，实验说明，相距 500Mils 的差分 走线，在3米之外的辐射能量衰减差不多到达60dB，足以满足FCC的电磁辐射标准，因此设计者全然不用过分担忧差分线耦合不够而造成电磁不兼容咨询题。3 蛇形线蛇形线是 Layou
14、t 中经常使用的一类走线方式。其要紧目确实实是为了调剂延时，满足系统时序 设计要求。设计者第一要有如此的认识：蛇形线会破坏信号质量，改变传输延时，布线时要尽 量幸免使用。但实际设计中，为了保证信号有足够的保持时刻，或者减小同组信号之间的时刻 偏移，往往不得不有意进行绕线。那么，蛇形线对信号传输有什么阻碍呢？走线时要注意些什么呢？其中最关键的两个参数确实 是平行耦合长度(Lp )和耦合距离(S),如图1-8-21所示。专门明显，信号在蛇形走线上传输 时，相互平行的线段之间会发生耦合，呈差模形式， S 越小， Lp 越大，那么耦合程度也越大。可 能会导致传输延时减小，以及由于串扰而大大降低信号的质
15、量，其机理能够参考第三章对共模 和差模串扰的分析。下面是给 Layout 工程师处理蛇形线时的几点建议：1. 尽量增加平行线段的距离(S),至少大于3H , H指信号走线到参考平面的距离。通俗的讲 确实是绕大弯走线，只要 S足够大，就几乎能完全幸免相互的耦合效应。2. 减小耦合长度Lp，当两倍的Lp延时接近或超过信号上升时刻时，产生的串扰将到达饱和。3. 带状线( Strip-Line )或者埋式微带线( Embedded Micro-strip )的蛇形线引起的信号传输延 时小于微带走线( Micro-strip )。理论上，带状线可不能因为差模串扰阻碍传输速率。4. 高速以及对时序要求较为严格的信号线，尽量不要走蛇形线，专门不能在小范畴内曲折走 线。5. 能够经常采纳任意角度的蛇形走线，如图1-8-20中的C结构，能有效的减少相互间的耦合。6. 高速 PCB 设计中，蛇形线没有所谓滤波或抗干扰的能力，只可能降低信号质量，因此只作 时序匹配之用而无其它目的。7. 有时能够考虑螺旋走线的方式进行绕线，仿真说明，其成效要优于正常的蛇形走线。来源：中国 PCB 技术网