《组合逻辑电路的设计及半加器、全加器.doc》由会员分享，可在线阅读，更多相关《组合逻辑电路的设计及半加器、全加器.doc（6页珍藏版）》请在三一文库上搜索。
1、6实验四组合逻辑电路的设计及半加器、全加器一、实验目的1. 掌握组合逻辑电路的设计与测试方法2. 掌握半加器、全加器的工作原理。二、实验原理和电路1、组合逻辑电路的设计使用中、小规模集成电路来设计组合电路是最常见的逻辑电路。设计 组合电路的一般步骤如图 rh A畳1*111同让nut寢迖丄|图1.4.1组合逻辑电路设计流程图根据设计任务的要求建立输入、 输出变量，并列出真值表。然后用逻辑代数或卡诺图化简 法求出简化的逻辑表达式。 并按实际选用逻辑门的类型修改逻辑表达式。根据简化后的逻辑表达式，画出逻辑图，用标准器件构成逻辑电路。最后，用实验来验证设计的正确性。1. 半加器根据组合电路设计方法，
2、首先列出半加器的真值表，见表写出半加器的逻辑表达式S=AB+AB=A BC=AB若用“与非门”来实现，即为 A * AB * B=AB+AB半加器的逻辑电路图如图在实验过程中，我们可以选异或门 74LS86及与门74LS08实现半加器的逻辑功能；也可用全与非门如74LS00反相器74LS04组成半加器。(a)用异或门组成的半加器2.全加器(b)用与非门组成的半加器图142 半加器逻辑电路图用上述两个半加器可组成全加器，原理如图C1-1D半加器1JH图表1.4.2全加器逻辑功能表表1.4.1半加器逻辑功能输入和进位A BSC0 0000 1101 0101 101、实验内容及步骤输入输出C1-1
3、B ASi C i0 0 00 00 0 11 00 1 01 00 1 10 11 0 01 01 0 10 11 1 00 11 1 11 11. 测试用异或门(74LS86)和与非门组成的半加器的逻辑功能。根据半加器的逻辑表达式可知，相加的和Y是A、B的异或，而进位Z是A、B相与，故半加器可用一个集成异或门和二个与非门组成如图 D 3 Z图1.4.4用一个集成异或门和二个与非门组成半加器 在实验仪上用 异或门和与门 接成以上电路。A B接逻辑开关，Y Z接发光二极管显示。 按表，将相加的和 Y和进位Z的状态填入下表中。表 1.4.3输入端A0101B0011输出端YZ2.测试全加器的逻辑
4、功能。写出图i C根据逻辑表达式列真值表，并完成表1.4.4，实验证之。根据真值表画逻辑函数SiCi的卡诺图。完成图1.4.6阳ICl-1 o 图145图146表144AiBiCi-1YZX1X2X3SiCi000010100110001011101111 试设计用异或门、与门、或门 组成的全加器的逻辑功能并接线进行测试，将测试结果记入表，与上表进行比较看逻辑功能是否一致。设计要求按组合逻辑电路设计流程图所述的设计步骤进行，直到测试电路逻辑功能符合设计要 求为止。表 1.4.5AiBiCi-1CiSi000010100110001011101111设计过程及设计的逻辑电路图写入方框中四、实验器材1台1台3 片各1片1. 数字电子技术实验系统2. 直流稳压电源3. 集成电路：74LS0074LS86, 74LS32，74LS08五、预习要求1. 根据实验任务要求设计组合电路，并根据所给的标准器件画出逻辑图。2. 复习半加器、全加器工作原理和特点。3. 了解本实验中所用集成电路的逻辑功能和使用方法。六、实验报告要求1. 列写实验任务的设计过程，画出设计的逻辑电路图。2. 对所设计的电路进行实验测试，记录测试结果。3. 组合电路设计体会。