数字时钟报告.docx

《数字时钟报告.docx》由会员分享，可在线阅读，更多相关《数字时钟报告.docx（16页珍藏版）》请在三一文库上搜索。

1、厦门工学院数字逻辑系统课程设计报告题 目：数字时钟设计专业、班级：13级通信3班学生姓名：董荣学 号：1302303009指导教师：刘玉玲分 数：2015年 月 日任务书设计题目数字时钟设计学生姓名董荣1302303009所在院系电子信息工程系专业13通信3班设计要求：1、时钟：24小时制；2、能同时显示时钟、分钟和秒钟；3、具备时、分、秒三级校时功能；4、接入电源后，时钟能自动运行显示时间；创新要求：1、能同时显示星期几 2、能整点报时设计步骤：1、理解数字时钟的基本原理；2、学习proteus软件的使用；3、用proteus软件仿真电路图；4、电路图仿真运行无误后画出pcb图，买元件，印图

2、焊接电路板。课设进度安排：第11周查阅资料，制定方案，系乡第12周 设计单元电路，利用prot第13周 制作电路板第14周验收实物（明德221验U第15周 提交课设报告林 11图eus进行电路 仿真，验证方案（明德221验收）攵）目录一、基本要求1二、设计方案选取与论证12.1 原理框图12.2 设计思路2三、电路设计与仿真23.1 所需芯片资料33.2 秒信号发生电路53.3 时钟显示电路63.4 校时电路73.5 整点报时电路83.6 总电路图93.7 PCB 图93.8 3D 预览10四、制作及调试过程11五、心得体会12一、基本要求1、时钟：24小时制；2、能同时显示时钟、分钟和秒钟；

3、3、具备时、分、秒三级校时功能；4、接入电源后，时钟能自动运动显示时间;5、能够进行整点报时;二、设计方案选取与论证1、原理框图2、设计思路时间显示模块电路：我用了 CD4511一个用于驱动共阴极LED（数码管）显示器的BCD码一七段码译码器以及十进制计数器 74LS160来作为时间显示模块。但是74LS160只有一个CP脉冲输入端，在进行校时时会出现高位校时干扰低位显示的情况，在经过一番考虑思索以后，我用了两个二极管来解决这一情况。二极管具有单向导电性，在进行校时时产生的低电位不会再影响低位的CP脉冲输入端，从而不会影响其时间显示。整点报时模块电路：在每小时的59分5059秒的时候，分位产生

4、的信号的BCD®是0101 1010,秒位产生的BCDK是0101,100X（X表示0或1）我们 可以把这些产生高电平的位接在 CD4068CD4068是8输入与/与非门）的6个输 入引脚上，再把X这一位也接在CD4068L1从而产生一个频率为2HZ的方波来驱 动蜂鸣器使蜂鸣器发出“嘀、嘀、嘀”的响声。以实现整点报时功能。秒信号发生器：555芯片可以接成多谐振荡器,通过调节所使用的电阻和电 容的值可以改变555芯片输出方波的频率，当调到合适的值时，可以使它恰好输 出频率为1HZ的方波作为秒信号使用。考虑到开关抖动现象，校时模块电路实验 实验箱上的按键开关，每输出一个脉冲信号可以改变分

5、个位和十个位， 同时考虑 到干扰问题，进位接线和校时接线接在不同的时钟输入端。三、电路设计与仿真1、所需芯片及其管脚图和部分资料（1） 555计时器（用于产生秒脉冲）Vcc Vo Vtl Vc0)CB555GND V|； Vo Ro它的各个引脚功能如下：1脚：外接电源负端VSS接地，一般情况下接地。8脚：外接电源VCC双极型时基电路 VCC的范围是4.5 16V, CMO型时基 电路VCC的范围为3 18V。一月用5V。3脚：输出端Vo2脚：低触发端6脚:TH高触发端4脚：是直接清零端。当此端接低电平，则时基电路不工作，此时不论TR TH处于何电平，时基电路输出为“ 0”，该端不用时应接高电平

6、。5脚：VC为控制电压端。若此端外接电压，则可改变内部两个比较器的基准电压，当该端不用时，应将该端用入一只0.01 pF电容接地，以防引入干扰。7脚：放电端。该端与放电管集电极相连，用做定时器时电容的放电。（2）十进制计数器74LS160VCC TC Qq 50203 CET PE词同ri面向ri ri rn口1 |乌 6 I I 7 8 IR CP Pq P1 p2 % CEP GND74LS160同步可预置四位二进计数器是由四个D型触发器和若干个门电路构成，内部有超前进位，具有计数、置数、禁止、直接（异步）清零等功能。对所 有触发器同时加上时钟，使得当计数使能输入和内部门发出指令时输出变化

7、彼此 协调一致而实现同步工作。这种工作方式消除了非同步（脉冲时钟）计数器中常 有的输出计数尖峰。缓冲时钟输入将在时钟输入上升沿触发四个触发器。这种计数器是可全编程的，即输出可预置到任何电平。当预置是同步时，在置数输入上 将建立一低电平，禁止计数，并在下一个时钟之后不管使能输入是何电平， 输出 都与建立数据一致。清除是异步的（直接清零），不管时钟输入、置数输入、使 能输入为何电平，清除输入端的低电平把所有四个触发器的输出直接置为低电平。有了超前进位电路后，无须另加门，即可级联出n位同步应用的计数器。它是借助于两个计数使能输入和一个动态进位输出来实现的。两个计数使能输入（ENP和ENT计数时必须是

8、高电平，且输入 ENT必须正反馈，以便使能动态 进位输出。因而被使能的动态进位输出将产生一个高电平输出脉冲，其宽度近 似等于QA输出高电平。此高电平溢出进位脉冲可用来使能其后的各个串联级使能ENP和ENT输入的跳变不受时钟输入的影响。电路有全独立的时钟电路, 改变工作模式的控制输入（使能 ENP ENT或清零）纵使发生变化，直到时钟 发生为止，都没有什么影响。计数器的功能（不管使能、不使能、置数或计数） 完全由稳态建立时间和保持时间所要求的条件来决定。（3） CD4511输出At A2 LT Bl LE A4喻人CD4511是一个用于驱动共阴极LED （数码管）显示器的BCD码一七段码译码器,

9、特点：具有BCD专换、消隐和锁存控制、七段译码及驱动功能的CMOSI路能提供较大的拉电流。可直接驱动 LED显示器。CD4511是一片 CMOS BCD-锁 存/7 段译码/驱动器，引脚排列如图2所示。其中a b c d为BCM输入， a为最低位。LT为灯测试端，加高电平时，显示器正常显示，加低电平时，显示 器一直显示数码“ 8”，各笔段都被点亮，以检查显示器是否有故障。BI为消隐功能端，低电平时使所有笔段均消隐，正常显示时，B1端应加高电平。另外 CD451侑拒绝伪码的特点，当输入数据越过十进制数9（1001）时，显示字形 也自行消隐。LE是锁存控制端，高电平时锁存，低电平时传输数据。ag是

10、 7段输出，可驱动共阴LE四码管。另外，CD4511显示数“6”时，a段消 隐；显示数“ 9”时，d段消隐，所以显示6、9这两个数时，字形不太美观图3是 CD4511和CD4518g己合而成一位计数显示电路，若要多位计数，只需将计 数器级联，每级输出接一只 CD4511和LED数码管即可。所谓共阴LED数码管是指7段LED的阴极是连在一起的，在应用中应接地。限流电阻要根据电源电压来 选取，电源电压5V时可使用300Q的限流电阻。2、秒信号发生电路电路图如下:在这个电路中，使用555接成多谐振荡器具震荡频率可以用以下公式计算：T= (R1+RV化 +2R2+2RV仆)*C1*In2当我们取R1=

11、R2=40K RV1=5K C1=10u时通过调整RV1可以使(R1+RV1± +2R2+2RV1T) =144K时恰可使T=1s从而得到秒信号。秒信号由引脚3引出做为电路的计时信号。3、显示电路电路图如下V-U9 74UB1SJU8XTiLEDI上图为电子时钟的时位和分位。整个电子表的的核心芯片是74LS16Q它是一个10进制加法计数器，因此只需要 6个芯片，进行级联即可实现两个六十进制和 一个二十四进制计数器，再加上一些合适的逻辑门，实现置零和进位。上图是秒显示电路设计图，右边为秒个位，左边为秒十位在这个电路中主要 是应用了 74LS160的CP端。在右边的74LS160的CP输

12、入端也就是引脚2加入秒 信号就可以实现秒的累加，从而得到秒的个位。在秒的个位计数到“9”的时候在RCO®也就是右边74LS160的引脚15会产生一个高电平，在这里我们用这个 高电平做为秒的十位的进位信号。但是由于这个高电平是在秒的个位到“9”的时候就产生上跳变，而74LS160也是在CP脉冲的上跳变到达时才会有效，故如 果直接把它与左边芯片的CP相接的话会使左边这个芯片在 09,19,29,39,49,59,时就进位，不满足电子表的逢10进位的要求。因此这个地方需要做一个特殊的 处理。就是在左边芯片的CP脉冲与右边的RCO1间接一个反相器。在计时到“24” 时时位产生的BCD

13、4;为0010 0100我用了产生“ 1 ”的这两根信号线经过一个 与非门来使时位的高位和低位清零，从而产生 24进制计数器。自此，一个 二十四进制计数器，两个六十进制计数器就做好了。4、校时电路电路图如下O - c m GC O O G 8ITO r- csll E a o a aJ1374LB1B0TEXT AU12 74LS16OU8:C74LS01b卜oJ11 74LS1E0"H营 SSM1P 1N山里S3M，。上 1N山VCCONDVCCGND里S3D21N4001<TEXToe g cG 0 <3 0 8AJB button EXTo l e cnQ Q oa

14、GND图中是调秒位与分位的按键模块。 当校时时，把右边的开关SW甘丁开，调秒位的 时候，按下右边的按键，秒位的进位 CP脉冲就会由高电位变为低电位，当松开 按键时，就会有一个上跳变使计数器加一， 从而达到调时的目的。但是这种方法 只适合调秒位的时间，对于分位还有时位，就不适用了。对于时位和分位来说，位的进位信号与秒位的清零信号是同一个信号，如不在这之间加一个二极管，分 或者时调时信号会使秒位的十位清零， 影响秒位的时间。当加一个如图所示的二 极管时，由于二极管的单向导电性，使得秒位清零信号的高电平不会受到调时分 或时位时产生的低电平的影响。从而解决了调时高位时会影响低位时间的问题。5、报时电路

15、是一个8输入与/与非门，与非门的引脚分别接 CD4518芯片的对应的输出引脚， 使其在59分51秒开始输出报时信号，根据要求将报时信号设计为第 51、53、 55、57、59秒时输出报时信号，在这些时间时产生的BCD码 为： 0101 1001 0101 XXXX （X表示为 0或 1）将4068的引脚2,3,4,5,9,10 分别接在产生“ 1”的这些位上，将秒位个位的 最低位接在引脚11上，引脚12接在高电平上。这样之后在 51、53、55、57、 59秒时在引脚4上就会产生一个高电平，蜂鸣器在有高电平来临时就会发出“嘟 嘟嘟”的声音。图日Od图捌坤V、98、3D预览O9»0*&

16、#171;9。日Sggg4OQ0«0»E|oOqOqOOOOOGOO。口 Qgg。台今。g勺色OggOOQOQooaooeo。事心口OO0009QQQQOOOOOfl四、制作及调试过程跳线多条接错使得电路板正负极相通导致数码管无法显示， 74ls01 芯片方向焊错，以及线路焊的杂乱不稳，导致接触不良。心得体会忙忙碌碌的度过前段时间的课程设计，所谓是受益良多，从设计仿真图到 PCB 图的制作再到焊板结束，各中细节要点让我印象深刻。在学习中， 最喜欢的莫过于自己亲手做实验了， 书本的内容实在让人容易觉得枯燥无味， 可是又不得不学， 毕竟实践需要理论知识作为基础。 这次的课程设计

17、便是如此， 要是没有书本的知识作为基础， 我根本无从下手， 连图都画不出来更别说是后面的设计了。 在此， 我在次强调理论的重要性， 实践无理论相结合的重要性，二者缺一就不完美了。之前的课设自己只从焊接电路开始是自己动手的， 而这一次从画图开始就是自己动手，说得上是第一次用 proteus 来画图。然而，对于proteus 的不熟悉，让自己在画图上费了好多功夫，根据书本才一步步坐下来。画PCBS的时候更是惨，一开始画完图就以为全都好了，可以歇几天，玩几天，高枕无忧了。可没想到的是在课设要交的前几天， 匆匆忙忙的跑到别人的工作室想打印图纸出来， 却被告知图不行， 线太细了根本打印不出来。 回去改完

18、之后再次去印图， 又被告知引脚处的太小，这样焊盘根本不能用。不行之后又拿回去改，来来回回改了 3、 4 次，才终于可以。印个图都花了好几天，开始印图打孔的时候都已几经周末下午了，然而周二早上交板， 周二下午又考试， 时间真的是不能再急根本不够用， 真的后悔当初高枕无忧， 没办法只有通宵赶板， 苦不堪言。 然而焊完板后又有新的问题，数码管不亮，亮了又不能自动计时，计时了校时又有问题，问题一个接一个，都怪自己理论知识不扎实，太搞得自己辛辛苦苦才搞定。下一个课设， 我一定要从一开始就认认真真的全面了解， 从小元件到小模块到全电路图都要了解其工作原理，故障排除技能，加强理论尤为重要。看来，没有理论的支持我们所做的东西都是空中楼阁，是禁不起时间的检验的。数字逻辑系统课程设计成绩评定表序号评价指标满分值得分1任务书及设计要求全面、准确102方案的选择及其论证充分、合理103基本原理框图的设计思路正确、有新意104各功能模块的电路仿真155系统的安装调试，基本功能的实现256作品的扩展功能与创新107报告结构合理、规范，条理清晰108课程设计过程中的学习态度认真、出勤率高10总评教师评语：指导教师年 月 日参考文献数字电子技术基本教程阎石PROTEUS入门实用教程 周润景