中南大学电子电工六人抢答器课程设计报告.docx

《中南大学电子电工六人抢答器课程设计报告.docx》由会员分享，可在线阅读，更多相关《中南大学电子电工六人抢答器课程设计报告.docx（11页珍藏版）》请在三一文库上搜索。

1、中南大学 电子技术课程设计报告 课程名称：电子技术课程设计 课题题目：六人抢答器专业班级：交通设备 1104 班 姓 名：黄朝权 学 号：指导教师：姜霞目录1 功能介绍 .2 主要功能介绍 . .2 扩展功能介绍 . .22 总体方案设计 33 单元模块设计 4 抢答器控制端电路功能介绍 .4 定时时间电路 . 6 控制电路 . .7 报警电路 74 主要芯片介绍 . 8优先编码器 74LS148 . .8计数器 74LS192 .105 六人抢答器仿真 . 116 系统调试 157 电路原理图 168 元件清单 179 参考文献 17课题题目：六人抢答器1 功能介绍主要功能介绍1）有多路抢答

2、，抢答台数为 6；2）具有抢答开始后 20秒倒计时， 20 秒倒计时后无人抢答显示超时， 并报警：3）能显示超前抢答台号并显示犯规报警：2、系统复位后进入抢答状态，当有一路抢答按键按下，该路抢答信 号将其余各路抢答信号封锁，同时铃声想起，直至该路按键松开， 显示牌显示该路抢答台号。扩展功能介绍（ 1）抢答器具有定时抢答的功能，且一次抢答的时间为20 秒。当节目主持人启动“开始”键后，要求定时器立即减计时，并用 显示器显示。（2）参加选手在未开始抢答时按下抢答键，则犯规。显示器上显示 选手的编号 ,并报警。（3）参加选手在设定的时间内抢答，抢答有效，定时器停止工作， 显示器上显示选手的编号和抢答

3、时刻的时间，并保持到主持人 将系统清零为止。4）如果定时抢答的时间已到， 却没有选手抢答时， 本次抢答无效，封锁输入电路，禁止选手超时后抢答。2 总体方案设计设计要求（1）主持人有开始键和复位键，按下开始键后才能开始抢答，否则 犯规。（ 2）用数码管显示，正常抢答后显示抢到的队号，有铃声响起, 如果犯规则显示队号 , 并报警。（3）如果 20 秒内没有抢答，则说明该题超时作废。（4）复位键用于恢复犯规或超时状态如图 1 所示为总体方框图。其工作原理为：接通电源后，主持 人将开关拨到 "清零 "状态，抢答器处于禁止状态，编号显示器灭灯， 定时器显示设定时间；主持人将开关置 ;

4、开始 "状态，宣布 "开始"抢答 器工作。定时器倒计时。选手在定时时间内抢答时，抢答器完成： 优先判断、编号锁存、编号显示。当一轮抢答之后，定时器停止、 禁止二次抢答、定时器显示剩余时间。如果再次抢答必须由主持人 再次操作 "清除"和"开始 "状态开关。图13 单元模块设计3 1 抢答器控制端电路功能介绍设计 电 路 见图 2 所 示。 电路 选用 优先 编码 器 74LS148 ,74LS48,LED 数码管和锁存器 74LS279 来完成。该电路主要完成两个功能：一是分辨出选手按键的先后，并锁 存优先抢答者的编号，同时译

5、码显示电路显示编号（显示电路采用 七段数字数码显示管）；二是禁止其他选手按键， 其按键操作无效。工作过程：开关从左到右，分别是 1,2,3,4,5,6, 是 控制清零端，当 7 断开（清零）时，如果 1 到 6 开关有闭合的 ,数码 管会显示闭合开关的编号；当 7 闭合时，抢答器处于工作状态，当 有选手将抢答按键按下时 （如按下 1），74LS148 的输出经 74LS48 译码器接到七段显示电路处于工作状态， 1Q2Q3Q=001, 经译码显示 为“2”。此外， 4Q 1，使 74LS148 优先编码工作标志端（图中 5 号端） 1，处于禁止状态，封锁其他按键的输入。当按键松开时， 此时由于

6、 4Q 仍为 1，使优先编码工作标志端为 1，所以 74LS148 仍处于禁止状态，确保不会出二次按键时输入信号，保证了抢答者 的优先性。如有再次抢答需由主持人将 7 开关重新置 “清零 ”然后才可 能进行。图232 定时时间电路功能介绍该部分主要由 555 定时器秒脉冲产生电路、十进制可逆计数器 74LS192 、74LS48 译码电路和 2 个 7段数码管即相关电路组成。具体电路如图 3 所示。 两块 74LS192 实现减法计数，通过译码电路 74LS48 显示到数码管上，其时 钟信号由时钟产生电路提供。 74192 的预置数控制端由主持人控制实现预置 数，当主持人端为低电平时 ,74l

7、s192 置数 ;当主持人端为高电平时 ,电路开始倒 计时。当有人抢答时，停止计数并显示此时的倒计时时间；如果没有人抢答， 且倒计时时间到时， 输出低电平到时序控制电路， 之后选手抢答无效 ,并报警。2S131 21 11 01 9 15 41AQ BQ CQ DQ EQ FQABCD/IBBR IBR LT7126453Q39Q2Q4312S31S3R3TRTHQU274LS2791BQ CQ DQ EQ FQ GQBQ CQ DQ EQ FQ GQ74LS480.01uFS4R454GNDVCC11017 6411A 2ASG123456 711 21 31 1 2 3 4 5O U3U8

8、U974LS484AB CD1U4:ABUZZER74LS04U674LS192QCVU5:CTR11074LS3274LS02IBR LT0D 1D 2D 3D PU DN LP RM2ABCDUDTC TCUDTC TC74LS02U11:B0D 1D 2D 3DPU ND0.01uF0.01F图33 3 控制电路具体电路如图 3 所示的控制部分和报警部分。 倒计时部分的控制电路由 555 芯片构成多谐振荡电路 ,74ls192 的 TCD 端经反相器的 输出信号与 555 的输出信号相或，输出的信号再与 74ls148 的 15 号管脚的输出信号或非。当 TCD 端经反相器的输出信号和

9、74ls148 的 15 号管脚的输出信号都为低电平时， 74ls192 的输入脉冲根据555 的输出信号变化；当 TCD 端经反相器的输出信号和 74ls148 的 15 号管脚的输出信号都为高电平时， 74ls192 的输入脉冲被锁定 在低电平，由于 74ls192 是由上升沿触发，当为低电平时，电路停 止工作。抢答部分的控制电路抢答部分的控制电路由两个输入信号组成，一是 74ls279 的 4Q 端输出信号，二是 74ls192 的 TCD 端经反相器的输出信号。两 个信号中，只要有一个信号为高电平，电路就停止工作。当倒计时 到零还没人抢答时， 74ls192 的 TCD 端输出一个电平

10、，经反相后， 为高电平， 电路停止工作。 当倒计时还没到零时， 有人抢答， 74ls279 的 4 Q 端输出高电平信号，电路停止工作。报警电路由 555 芯片构成输出一定频率的多谐振荡电路， 555 芯片的 4 号管脚作为控制端，当 4 号管脚为高电平时，蜂鸣器发出声音；当 4 号管脚为高电平时，蜂鸣器不发声。主持人端的输出信号与 74LS148 的 15 号管脚输出端信号相或非再与 74ls192 的 TCD 端经 反相器的输出信号相或。当倒计时到零还没人抢答时， 74ls192 的 TCD 端输出一个电平， 经反相后，为高电平，输入 555 的 4号管脚， 蜂鸣器发声；当主持人端还没开始

11、，有人抢答，0 或非 0 为 1，高电平使蜂鸣器发声。4 主要芯片介绍4 1 优先编码器 74LS14874LS148 为 8 线3 线优先编码器， 表为其真值表， 表为其 功能表 ,图为其管脚图。74LS148 管脚图表 74LS148 8 线3 线二进制编码器真值表74LS148 工作原理如下：该编码器有 8 个信号输入端， 3 个二进制码输出端。此外，电 路还设置了输入使能端 EI ，输出使能端 EO 和优先编码工作状态标GS。当 EI=0 时，编码器工作； 而当 EI=1 时，则不论 8 个输入端为 何种状态， 3 个输出端均为高电平，且优先标志端和输出使能端均 为高电平，编码器处于非

12、工作状态。这种情况被称为输入低电平有 效，输出也为低电来有效的情况。当 EI 为 0 ，且至少有一个输入端 有编码请求信号（逻辑 0 ）时，优先编码工作状态标志 GS 为 0 。表 明编码器处于工作状态，否则为 1。由功能表可知，在 8 个输入端均无低电平输入信号和只有输入0 端优先级别最低位）有低电平输入时， A2A1A0 均为 111 ，出现了 输入条件不同而输出代码相同的情况， 这可由 GS 的状态加以区别， 当 GS 1 时，表示 8 个输入端均无低电平输入， 此时 A2A1A0=111为非编码输出； GS 0时，A2A1A0=111 表示响应输入 0 端为低电 平时的输出代码（编码输

13、出）。 EO 只有在 EI 为 0，且所有输入端 都为 1 时，输出为 0 ，它可与另一片同样器 件的 EI 连接，以便组成更多输入端的优先编码器。从功能表不难看出，输入优先级别的次为7，6， ，0。输入有效信号为低电平，当某一输入端有低电平输入，且比它优先级 别高的输入端无低电平输入时，输出端才输出相对应的输入端的代 码。例如 5 为 0。且优先级别比它高的输入 6 和输入 7 均为 1 时， 输出代码为 010 ，这就是优先编码器的工作原理计数器 74LS19274LS192 具有下述功能： 异步清零： CR=1 ，Q3Q2Q1Q0=0000 异步置数： CR=0，LD=0 ， Q3Q2Q

14、1Q0=D3D2D1D0 保持： CR=0 ， LD=1 ， CPU=CPD=1,Q3Q2Q1Q0 保持原态 加计数： CR=0, LD=1，CPU=CP，CPD=1，Q3Q2Q1Q0 按加法规 律计数 减计数： CR=0, LD=1 ，CPU=1 ，CPD= CP，Q3Q2Q1Q0 按减法规 律计数74LS192 是双时钟方式的十进制可逆计数器。CPU 为加计数时钟输入端， CPD 为减计数时钟输入端。LD 为预置输入控制端，异步预置。CR 为复位输入端，高电平有效，异步清除。CO 为进位输出： 1001 状态后负脉冲输出BO 为借位输出： 0000 状态后负脉冲输出。图. 74LS192

15、管脚引线图5 六人抢答器仿真 按照总体电路图在仿真软件上一一选择芯片并进行连接，然后 启动开关观察。下面，我们对设计出的电路进行仿真。我们将各部 分电路在上连接好后，为各个电阻和电容选取适当值，为各个开关 设置好适当的键盘打开数值（例如，为某一开关设为 1 连接，则启 动仿真按钮后， 在键盘上按 1 则此开关就由断开状态变为连接状态） 然后打开的开关，即可根据显示器上显示的数字情况来判断电路设 计是否成功。此图表示：已开始抢答，但过了 13 秒后还没人 抢答，系统正在倒计时此图表示：开始抢答 15 秒后，第六组抢答到了此题 此图表示：已开始抢答，但过了 20 秒后还无人 抢答，报警，系统自动停

16、止，无法再 抢答，直到主持人重新开始6、系统调试 抢答电路连接好以后，测试时，发现电路并不稳定。最初， 我以为电路锁存数据是在 5 号管脚为高电平时，数据才被锁存的。 以这为理论依据， 我认为电路不稳定是因为 5 号管脚在到达高电平 时，需要一段时间，由于在这段时间内， 74ls279 的 s 端是不确定 的，电路不稳定，就是在这段不确定的时间内造成的。我想了很多 办法，使当有人抢答时， 缩短 5 号管脚为高电平的时间， 结果电路 还是不稳定。 我又仔细的想一想电路的锁存原理， 发现我最初的想 法是错的， 输入信号并不是在 5 号管脚为高电平时锁存的， 而是在 当抢答者按下开关弹起时，由于此时

17、无编码输入 Y0,Y1,Y2 端为高 电平，保存了输入的编号。后来我在输入端加上电阻，电路就变稳 定了。最初，我以为当 74ls192 的减法计数到 0 时就输出低电平， 所以我用两片 74ls192 的 TCD 输出端或非后的输出信号来控制输 入脉冲，倒计时电路连接好以后，测试时，发现到00 时，电路并不停止，仍从99开始，后来我发现， 低电平的输出并不是在 0时， 而是在 0 变为 9 时，所以只需用第二片 74ls192 的 TCD 输出端控 制输入脉冲，我还发现，由于 74ls192 是上升沿触发，用来控制输 入脉冲的信号，必须使脉冲变为低电平。7、电路原理图8、元件清单六人抢答器元器

18、件表序号元器件名称型号参数数量备注18-3 优先编码器74LS14812R-S 锁存器74LS27913BCD 七段显示译码器74LS4834十进制同步加 /减计数器74LS19225共阴极七段数码管BS201A36555 定时器CB55527四-2 输入或非门74LS0218四-2 输入或门74LS3219六反相器74LS04110电阻10K611电阻15K312电阻65K213电阻1K114电容315电容10uF216扬声器217开关69、参考文献陈明义 . 数字电子技术基础 . 中南大学出版社陈明义 宋学瑞 . 电工电子实验教程 . 中南大学出版社 何希才 . 常用集成电路简明速查手册 . 国防工业出版社