CMOS的制造(工艺)流程.doc

《CMOS的制造(工艺)流程.doc》由会员分享，可在线阅读，更多相关《CMOS的制造(工艺)流程.doc（28页珍藏版）》请在三一文库上搜索。

1、CMO反相器的制造工艺流程院系：交通科学与工程学院学号：11131066姓名：姬勃2013年12月9日摘 要：虽然集成电路制造工艺在快速发展，但始终都是以几 种主要的制造工艺为基础。文章介绍了CMOS反相器的主要工艺流程，并对集成电路的主要制造工艺作了简要分析。关键词：CMOS反相器、工作原理、工艺流程1.1 CMOS反相器介绍CMOS反相器由一个P沟道增强型MOS管和一个N沟道增强型MOS管串联组成。通常P沟道管作为负载管，N沟道管作为输入 管。这种配置可以大幅降低功耗，因为在两种逻辑状态中，两个 晶体管 中的一个总是截止的。处理速率也能得到很好的提高， 因为与NMOS型和PMOS型反相器相

2、比，CMOS反相器的电阻 相 对较低1.1工作原理5丄两个MOS官的开启电压VGS(th)P0,通常为了保 证正常工作，要求 VDD|VGS(th)p|+V GS(th)N 若输入V|为低电平(如 ov),贝y负载管导通，输入管截止，输出电压接近 vdd若输入vi为 高电平(如Vdd),则输入管导通，负载管截止，输出电压接近 0V综上所述，当VI为低电平时Vo为高电平；VI为高电平时Vo 为低电平，电路实现了非逻辑运算，是非门一一反相器。Silicon Hpi Layer1.1 CMOS的制造流程CMOS是集成电路的最基本单元，它的制作流程可分为前段和后段，前段 流程主要完成元件的制作，包括组

3、件隔离区的形成、阱的植入、栅极的制成、LDD的植入、源极和漏极的制成。后段流程主要完成元件之间的互连，包括第 一层金 属的制成、第二层金属的制成、保护层和焊垫的制成。以0.25微米制 程为例，具体分为以下步骤。111组件隔离区的形成1.初始清洗 初始清洗就是将晶圆放入清洗槽中，利用化学或物理的方 法将在晶圆表面的防止这些杂质尘粒，对后续的制程造成影响，使得组件无尘粒，或杂质去除，法正常工作。表2.1是半导体制程中所用到的标准清洗步骤。Silicon Hpi LayerSilicon Hpi Layer表2.1半导体制程中所用到的标准清洗步骤步清洗温 度清除之污染物骤化学溶剂1H2SO4+H2O

4、2(4:1)120 C有机污染物2DWater室温洗清3NH4OH+H2O2+H2O8090 C微尘4DWater室温洗清5HCL+H2O2+H2O(1:1:5)8090 C金属离子6DWater室温洗清7HF+H2O (1:50)室温原生氧化层8DWater室温洗清2.前置氧化图2.2为前置氧化示意图。先长一层薄薄的二氧化硅，目的是为了降低后 续制程中的应力，因为要在晶圆的表面形成一层厚的氮化硅，而氮化硅具有很 强的 应力，会影响晶圆表面的结构，因此在这一层氮化硅及硅晶圆之间，加入 一层二 氧化硅减缓氮化硅的应力，因为氮化硅具有拉力而二氧化硅具有张力， 因此加入一层二氧化硅可以平衡掉硅晶圆表

5、面的应力。VPad de图2.2前置氧化3 沉积氮化硅Silicon Hpi Layer图2.3为沉积氮化硅示意图。利用 PECVD的技术沉积氮化硅，用来隔绝 氧气 与硅的接触，以定义出组件隔离的区域，使不被氮化硅所覆盖的区域，被 氧化而形成组件隔离区。离子布植-离子布植是将所需的注入元素（如砷）电离成正离子，并使其获得 所需的能量，以很快的速度射入硅芯片的技术。而这个固体材料主要是由原子 核和电子组成的。图2.3沉积氮化硅4. 组件隔离区的光罩形成 图2.4是组件隔离区的光罩形成示意图，利 用微影的技术，上光阻，将要氧化绝缘的区域的光阻去除，而定义出组件隔离区。Silicon Kpi Lay

6、er FSili匚口11 Substrate图2.4组件隔离区的光罩形成5. 氮化硅的蚀刻图2.5是氮化硅的蚀刻示意图，将需要氧化区域的氮 化硅利用活性离子蚀刻法去除。接着再将光阻去除。-冏忧讯恥呦金Tran si stor .-kCtive AreasSilicon Epi Layer PSilicon Substrate F*图2.5氮化硅的蚀刻6. 元件隔离区的氧化 图2.6是元件隔离区的氧化示意图，利用氧化技 术，在组件隔离区长成一层厚厚的二氧化硅，形成组件的隔离区。注：氧化-二氧化硅（SiO2）的制作方法有:1.热氧化法；2.沉积法；3.阳极氧化法；4.氧离子注入氧化法。其中较常用的

7、热氧化法又可分为1.干氧化法; 2.湿氧化法；3.纯水氧化法；4.掺氯氧化法。而湿氧化法又有普通湿氧氧化 法及氢氧合成湿氧化法。Silicon ill tnFuiure PM OS TransistorFuture NNEOS Transi storSilicon Epi Layer PSilicon Substrate P*图2.6元件隔离区的氧化7. 去除氮化硅 图2.7是去除氮化硅示意图，利用活性离子蚀刻技术将氮化硅去除Future PM OS TransistorFuture NMOS Transt storSilicon Epi Layer PSilicon Substrate P图

8、2.7去除氮化硅1.1.2阱的植入1.N型阱的形成图2.8是N型阱的形成示意图，将光阻涂在芯片上之后，利用微影技术，将所要形成的N型阱区域的图形定义出来，即将所要定义的N型阱区域的光阻去除掉。利用离子布植的技术，将磷打入晶圆中，形成N型阱。11111111 J JL1 JFulim CTldflSLBLrjISill con Epi Layer PSilic on Siibs traLe F*图2.8 N型阱的形成2.P型阱的形成图2.9是P型阱的形成示意图，将光阻涂在芯片上之后，利用微影技术，将所要形成的P型阱区域的图形定义出来，即将所要定义的 P型阱区域的光阻去除掉。利用离子布植的技术，将

9、硼打入晶圆中，形成P型阱。接着再利用有机溶剂将光阻去除。植之后会严重地破坏了晶格Sacrificial Osa deK WellSilicon SubstrateSilicon Substrate P4-图2.10退火及氧化层的形成图2.9 P型阱的形成将芯片表面的二氧化4.去除二氧化硅 图2.11是去除二氧化硅示意图，利用湿式蚀刻的方法3.退火及氧化层的形成 图2.10是退火及氧化层的形成示意图，离子布硅予以去除。的完整性。所以，掺杂离子布植之后的晶圆必须经过合理的退火。退火就 是利用 各种形式的能量转换产生热量来消除晶圆中晶格缺陷和内应力，以恢复 晶格的完整性。同时使使注入杂质原子进入到替

10、代位置而有效的活化加入的杂 质。Silicon Epi Layer PN WellP* Well -Silicon Epi Layer P图2.11去除二氧化硅oK Well球 Well图2.13多晶硅的沉积1.1.3栅极的制成1. 栅极(gate)氧化层的形成图2.12是栅极(gate)氧化层的形成示意图，利用热氧化形成良好品质的二 氧化硅，作为栅极的氧化层，此道步骤为制作CMOS的关键步骤。图2.12栅极(gate)氧化层的形成2多晶硅的沉积Silicon Substrate P*3 栅极光罩的形成图2.14是栅极光罩的形成示意图，先上光阻，再利用微影技术将栅极的区域定义出来Sihcon

11、Substrate P*图2.13是多晶硅的沉积示意图，利用 LPCVD的技术沉积多晶硅在晶圆表 面，以达到在闸极的区域有好的电性接触点。注：LPCVD-低压化学气相沉积。低压化学气相沉积是在炉管中完成的， 是将气体反应物通入炉管中，加以反应形成所需的物质在芯片上。PolvsiliconSilicon Epi Layer PSilicon Substrate P+Piihrti lirnri*Silicon Epi Layer P*P- WellSilicon Epi Layer P图2.14 栅极光罩的形成4.活性离子蚀刻图2.15是活性离子蚀刻示意图，利用活性离子蚀刻将 栅极区域以外，再用

12、LPCVD所成长的多晶硅及在形成栅极时所生长的二氧化硅给蚀刻。* Pcly Oate ElectrodeGate Oxi deIT Well:T WellSilicon Epi Layer PSiIlcoh Substrate P+图2.15活性离子蚀刻5. 热氧化图 2.16是热氧化示意图，利用氧化技术，在晶圆表面形成一层氧化层。Poly Re-okidationPoly Gate Electrodev Gate OKideSilicon Ept Layei PSilicon Swbstrate P+图2.16热氧化1.1.4 LDD的植入1.NLDD植入图2.17是NLDD植入示意图。首先

13、上光阻，利用微影技术将 NMOS的源 极及漏极区域的光罩形成之后，在NMOS的源极和漏极（source and drain植入一 层很薄的LDD，然后去光阻。注：在次微米 MOS中要用低掺杂漏极（LDD ）来抑制热载流子效应.，因 为热载流子效应会导致元件劣化且影响晶片的可靠度。 LDD为高浓度的source an d drain提供了一个扩散缓冲层，抑制了热载流子效应。图2.17 NLDD植入3. PLDD植入图 2.18是PLDD植入示意图，首先上光阻，利用微影技术将PMOS的源极及漏极区域的光罩形成之后，.在PMOS的源极和漏极同样植入一层很薄的1.1.5源极及漏极的形成1.沉积氮化硅

14、图2.19是沉积氮化硅示意图，用化学气相沉积方法沉积一层氮化硅Thintier HareSilicoo Substrate P十IBUKI謬Silicon Epi Layer P图2.19沉积氮化硅2.蚀刻氮化硅 图2.20是蚀刻氮化硅示意图，蚀刻掉氮化硅，但会在侧 壁留下一些残余物，被称为spacer。Spacer Si. de walln nr P= WellSilicon Epi Layer PaSilicon Substrate P*bf Well图2.20蚀刻氮化硅3.NMOS的源极及漏极区域制成图 2.21是NMOS的源极及漏极区域制成示意图，首先上光 阻，利用微影技术将 NMOS

15、的源极及漏极区域的光罩形成之后，再利用离子布植技术 将砷元素打 入源极及漏极的区域，接着做退火的处理raini Ions图2.22 PMOS的源极及漏极的制成5.沉积Ti并形成TiSi2图2.23是沉积Ti并形成TiSi2示意图，Ti在高温下与Si反应生成TiSi2Unreacted Titanium Titanium Silicide图2.21 NMOS的源极及漏极区域制成4.PMOS的源极及漏极的制成Silicon Substrate P*图2.22是PMOS的源极及漏极的制成示意图，首先利用微影技术将PMOS的源极及漏极区域的光罩形成(p-channel Source/Drain Mas

16、k)之后，再 利用离子布 植的技术将硼元素打入源极及漏极的区域。S lie on Epi Layer PSi lie on Substrate F十WellSilicon Epi Layer P: -:-Silicon Epi Layer PLT WellSilicon Substrate P+图2.23沉积Ti并形成TiSi26.Ti的蚀刻图2.24是Ti的蚀刻示意图，把栅极侧壁的 Ti蚀刻掉Silicon Substrate PP- WellSilicon Epi Layer P图2.24 Ti的蚀刻1.1.6第一层互连的制作1.沉积含硼磷的氧化层（BPSG）图2.25是沉积含硼磷的氧化层

17、（BPSG ）示意图，由于加入硼磷的氧化层熔 点 会比较低，当其加热后会有些微流动的性质，所以可以利用其来做初级平坦化。图2.25沉积含硼磷的氧化层（BPSG）2.第一层接触金属之接触洞之形成图2.26是第一层接触金属之接触洞之形成示意图，上光阻之后，利用微影 技术将第一层接触金属的光罩形成。再利用活性离子蚀刻将接触点上的材料去 掉（Contact RIE Etch），去掉光阻，再将晶圆放置于加热炉管中，升高温度，使ASG产生些微的流动，即初级平坦化。oTitanium Nitride1ST Well麒 ii!i!N* Well属TV Contact Plug:卫十昭iX ?；二WeUWul图

18、2.26第一层接触金属之接触洞之形成3形成TiN层图2.27是形成TiN层示意图，利用溅镀的技术，溅镀上一层TiN图2.27形成TiN层4.沉积钨图2.28是沉积钨示意图，沉积钨并添满接触洞，然后用CMP （化学机械研磨）的方法去掉表面的钨。图2.28沉积钨5.第一层金属的制成图2.29是第一层金属的制成示意图，利用溅镀的技术，溅镀上一层铝金但在铝的上下表面也要做 Ti/TiN层。TiN (500A) ntireflective coatingAICu (50ODA) - main 匚gduHorSilicon Epi Layer PSilicon Substrate P*P_ WeUSili

19、con Epi Layer PSilicon Substrate P+TiN (5 00A) - Affuaon barrierJ-Ti OOOA.J eltctromizralicai shuntBPSGMetal 1BPSGSi Econ Substrate P*Silicon Epi Layer PMl图2.29第一层金属的制成6.第一层金属的蚀刻图2.30是第一层金属的蚀刻示意图，利用微影技术，定义出第一层金属的 光罩。接着将铝金属利用化学蚀刻的技术，将不要的部份去除。Metal 1WellSilicon Epi Layer PBPSG:川沏IiiiiiHHHiiSilicon Sub

20、strate P+图 2.30第一层金属的蚀刻1.1.7第二层互连的制成1.沉积第一层介电膜（IMD1）图2.31是沉积IMD1示意图，沉积一层介电膜（IMD ）主要成分是硅玻 璃。然后用化学机械研磨的方法做表面平坦化处理。Silicon fcpi Jayer FSilicon. Substrate P*图2.31沉积IMD12第二层接触金属连接线形成图2.32是第二层接触金属的连接线的 形成示意图，利用微影技术将第二层接触金属的图形制造出来，再利用活性离子蚀刻法来做接触点的蚀刻（Contact Etch）。之后去掉光阻。然后沉积钨并添满接触洞，用CMP （化学机械研磨）的方法去掉表面的钨。I

21、M工门IM工门IM工门IM工门图2.32第二层接触金属的连接线的形成IM工门IM工门3.第二层金属的制成图2.33是第二层金属的制成示意图，先将第二层金属沉积(2nd MetalDeposition)上去，接着利用微影技术将第二层金属的光罩形成(2nd MetalMasking)，接着将铝金属蚀刻(Aluminum Etch)。IM工门IM工门图2.33第二层金属的制成1.1.8保护层与焊垫的制成1.保护氧化层和氮化硅的沉积PECVD沉积保护图2.34是保护氧化层和氮化硅的沉积示意图，接着利用 的氧化层。再利用PECVD沉积氮化硅，形成保护层。图2.34保护氧化层和氮化硅的沉积2 焊垫的制成图2.35是焊垫的制成示意图，将所需要和外界做接触的地方，利用微影技 术将光罩图形形成(Pad Masking)在晶圆表面。利用活性离子蚀刻法，将接线金 属平台上的保护层去除(Pad Etch),图2.35焊垫的制成3.组件退火处理组件退火处理的目的是让组件的金属接点接触的更好，至此一个 CMOS晶 体管完成。经过上述各道工艺，可以得到如图 2.36a所示的实物图，图2.36b则 是封装后的芯片截面图。fl匕”离岂(b)图2.36制成后的芯片图(a)芯片实物图(b)芯片截面