CPU与存储器的连接第五章存储器分类.ppt

《CPU与存储器的连接第五章存储器分类.ppt》由会员分享，可在线阅读，更多相关《CPU与存储器的连接第五章存储器分类.ppt（81页珍藏版）》请在三一文库上搜索。

1、1,内容提要,存储器分类随机存取存储器RAM只读存储器ROMCPU与存储器的连接,第五章 存储器,2,存储器分类 从存储程序式的冯.诺依曼经典结构而言，没有存储器，就无法构成现代计算机。存储器是计算机系统中用来存储信息的部件，它是计算机中的重要硬件资源。存储器（计算机实现大容量记忆功能的核心部件）存储记忆信息（按位存放）,5-1 存储器分类,3,存储器分类 1、按存储器用途分类：内存（主存）和外存（辅存）（1）内存：CPU可以通过系统总线直接访问的存储器，用以存储计算机当前正在使用的程序或数据。内存要有与CPU尽量匹配的工作速度，容量较小，价格较高。内存由顺序编址的存储单元构成，开始的地 址为

2、0；内存一般又由ROM和RAM两部分组成。ROM常驻软件（如BIOS）内存区；RAM其余的内存区。 （2）外存：用来存放相对来说不经常使用的程序或者 数据或者需要长期保存的信息。CPU需要使用这些信息时，必须要通过专门的设备（如磁盘，磁带控制器等）把信息成批的传送至内存来（或相反）外存只与内存交换信息，而不能被CPU直接访问。外存由顺序编址的 “块”所组成。 外存的容量大（海量存储器），但由于它多数是机电装置所构成，所以工作速度较慢。,5-1 存储器分类,4,存储器分类 2、按存储介质分类：磁芯存储器（直径不到1毫米磁芯里可穿进一根极细的导线，只要有代表“1”或 “0”的讯号电流流经导线，就能

3、使磁芯按两种不同方向磁化，信息便以磁场形式被储存）；磁表面存储器（如磁带、磁盘、磁鼓、磁卡等）；半导体存储器； 光盘存储器（CD-ROM, DVD-ROM等）； 磁光式存储器（用磁光材料非结晶稀土材料作光盘片，在2000C加一点磁外力，即可改变磁极性，例如IMATION公司的3M牌：230MB的磁光盘）；3、 按存取方式分类：随机存储器（RAM）只读存储器（ROM）顺序存取存储器（SAMSequential Access Memory），如磁带。直接存取存储器（DAMDirect Access Memory），如光盘、磁盘。,5-1 存储器分类,5,一、存储器分类（按存储器用途分） 1、内部存

4、储器 内部存储器也称为内存，是主存储器。 功能：用来存放当前正在使用的或经常使用的程序和数据。 特点：快速存取、容量较小，CPU可以直接对它进行访问，一般是用半导体存储器件构成。 容量大小：受到地址总线位数的限制。8086系统，20条地址总线，可以寻址内存空间为1M字节；80386系统，32条地址总线，可以寻址4G字节。 存放内容：系统软件（系统引导程序、监控程序或者操作系统中的ROM BIOS等）以及当前要运行的应用软件。,5-1 存储器分类,6,2、外部存储器 外部存储器也称为外存（海量存储器），是辅助存储器。 功能：用来存放相对来说不经常使用的程序或者数据或者需要长期保存的信息。 特点：

5、存取速度慢、容量大，可以保存和修改存储信息， CPU不直接对它进行访问，有专用的设备（硬盘驱动器、软驱、光驱等）来管理，一般外部存储器由磁表面存储器件构成 。 容量大小：不受限制 存放内容：系统软件、应用软件、其他长期保存程序和数据。,5-1 存储器分类,7,二、内部存储器的分类,1、RAM：随机存取存储器(Random Access Memory),CPU能根据RAM的地址将数据随机地写入或读出。电源切断后，所存数据全部丢失。通常所说的计算机内存容量有多少字节，均是指RAM存储器的容量。,按照集成电路内部结构的不同，RAM又分为两种：,5-1 存储器分类,8,DRAM的内容在10-3或l0-

6、6秒之后自动消失，因此必须周期性地在内容消失之前进行刷新(Refresh)。由于它的基本存储电路由一个晶体管及一个电容组成，因此它的集成度高，成本较低，另外耗电也少，但它需要一个额外的刷新电路。DRAM运行速度较慢，SRAM比DRAM要快25倍。一般，PC机的标准存储器都采用DRAM组成。,DRAM：动态RAM (Dynamic RAM),静态RAM速度非常快，只要电源存在内容就不会自动消失。基本存储电路为6个MOS管组成一位，因此集成度相对较低，功耗也较大。一般，高速缓冲存储器(Cache memory)用它组成。,SRAM：静态RAM (Static RAM),1、RAM：随机存取存储器(

7、Random Access Memory),9,二、内部存储器的分类,2、ROM：只读存储器(Read Only Memory),ROM存储器是将程序及数据固化在芯片中，数据只能读出，不能写入，电源关掉，也不会丢失，ROM中通常存储操作系统的程序(BIOS)或用户固化的程序。,ROM按集成电路内部结构的不同，可分为下面几种：,5-1 存储器分类,10,掩膜ROM 利用掩膜工艺制造，一旦做好，不能更改，因此只适合于存储成熟的固定程序和数据。大量生产时，成本很低。PROM：可编程ROM (Programmable ROM)一次性写入可写ROM 由厂家生产出的空白存储器，根据用户需要，利用特殊方法写

8、入程序和数据，即对存储器进行编程，但只能写入一次，写入后信息是固定的，不能更改，适合于小批量使用。EPROM：可擦除、可编程ROM (Erasable PROM) 可由用户按规定的方法多次编程，可通过紫外光照擦除，以便重新固化新数据。这对研制和开发特别有利，因此用于十分广泛。EEPROM：电可擦除可编程ROM (E1ectrically Erasable PROM) 可编程固化程序，并可由加电来擦除芯片内容，以重新编程固化新数据。Flash Memory：快闪ROM 闪存设备写入内容后，可由加电擦除其部分内容（整片或整块），芯片可反复使用。,2、ROM：只读存储器(Read Only Memo

9、ry),11,三、存储器的性能指标,衡量存储器的指标很多，诸如可靠性、功耗、价格、电源种类等，但从接口电路来看，最重要的指标是存储器的容量和存取速度。,1.容量2.存取速度,随着半导体技术的进步，存储器的容量越来越大，速度越来越高，而体积却越来越小。,5-1 存储器分类,12,1、容量,存储器芯片的容量是以存储1位二进制数（bit）为单位的，故存储器的容量即指每个存储器芯片所能存储的二进制数的位数。由于在微型机中，数据大多以字节（byte）为单位并行传送的。因此，对存储器的读写也是以字节为单位寻址的。存储器芯片因为要适用于1位、4位、8位、16位等计算机的需要，或因工艺上的原因，其数据线也有1

10、位、4位、8位、16位之不同。虽然微型计算机的字长已经达到16位、32位，甚至64位，但其内存仍以一个字节为一个单元，不过在这种微型机中，一次可同时对2、4、8个单元进行访问。,5-1 存储器分类,13,1、容量,存储器芯片容量单元数数据线位数,5-1 存储器分类,设地址线位数为p，数据线位数为q，则： 编址单元总数为 位容量总数为 *q,14,2、存取速度,不同存储器芯片，存取速度不相同，因此在选择存储器芯片时要考虑几个方面： 只读存储器还是随机存储器。 芯片位容量，它是表示存储功能的指标。 存取时间，即访问存储器的时间。 功耗：CMOS器件功耗低，速度慢；HMOS的存储器件在速度、功耗、容

11、量方面进行了折衷。 价格：存储器本身的价格、附加电路的价格,存储器芯片的存取速度是以存取时间来衡量的。它是从CPU给出有效的存储器地址到存储器输出有效数据所需要的时间。,超高速存储器的存取速度已小于20ns；中速存储器在100200ns之间；低速存储器在300ns以上。,15,5-1 存储器分类,3、存储系统的层次结构： 应用需要：存取速度快、存储容量大、价格/位低。但由于技术的或经济的方面原因，存储器的这些特性往往是相互矛盾、相互制约的。用一种存储器很难同时满足这些要求。 为了发挥各种不同类型存储器的长处，避开其弱点，应该把它们合理地组织起来，这就出现了存储系统层次结构的概念。 一个金字塔结

12、构的多层存储体系充分体现出三者之间的关系：,16,5-1 存储器分类,3、存储系统的层次结构：,（1）多层存储结构：寄存器、Cache(高速缓存)、内存、磁盘、磁道、光盘（2）可将整个存储系统看成三级： 高速缓存； 主存（内存）；外存（辅存）。 也可看成两个二级系统：高速缓存主存（一级）；主存外存（一级）。,17,5-1 存储器分类,3、存储系统的层次结构：,也可看成两个二级系统：高速缓存主存；主存外存。 请注意：这两个二级存储系统各自的基本功能是不相同的： 前者：解决CPU与主存的速度上的差距 ； 后者：解决存储的大容量要求和低成本之间的矛盾 。这两级存储系统的数据通路和控制方式也不相同：（

13、1）高速缓存主存的通路是：（2）主存外存的通路是：,18,5-2 随机存取存储器RAM,1、静态RAM的构成 单元电路 双极型器件构成的电路：存取速度快，但工艺复杂，集成度低，功耗大，较少使用； MOS器件构成的电路：通常由6个MOS管子组成的双稳态触发器电路，存储信息“0”或 “1”，只要不掉电，“0”或“1”状态能一直保持，直到重新写入新的数据。读出操作后，原信息不变。,一、静态随机存取存储器(SRAM),19,5-2 随机存取存储器RAM,1、静态RAM的构成 六管静态存储单元如右图所示，用来存储1位二进制信息0和1。 控制管(T1,T2)、负载管(T3,T4)、行线选通管(T5,T6)

14、是构成基本存储电路的六只MOS管。 T7,T8为列线选通管。 静态RAM的特点 访问速度快，访问周期达2040ns；工作稳定，不需要进行刷新，外部电路简单；但基本存储单元所包含的管子数目较多，且功耗也较大，适合小容量存储。,一、静态随机存取存储器(SRAM),图示：六管静态存储单元,20, 静态RAM存储器芯片内部结构：通常由地址译码器、存储矩阵、控制逻辑、三态数据缓冲器组成，如图5-3所示。,图5-3 存储器芯片内部结构框图,21, 存储矩阵 一个基本存储单元存放一位二进制信息，一块存储器芯片由基本存储单元构成矩阵；两种构成方式：字结构方式：一个字节的8位制作在一块芯片上，选中芯片可一次性读

15、/写8位信息，封装时引线较多。例如：1K的存储器芯片由1288组成，访问它要7根地址线和8根数据线。位结构方式：一个芯片内的基本单元作不同字的同一位，8位由8块芯片组成。优点是芯片封装时引线少。例如：1K存储器芯片由10241组成，访问它要10根地址线和1根数据线。, 静态RAM存储器芯片内部结构,5-2 随机存取存储器RAM,22, 静态RAM存储器芯片内部结构,5-2 随机存取存储器RAM,存储器扩展技术：用多片存储芯片构成一个需要的内存空间它们在整个内存中占据不同的地址范围任一时刻仅有一片（或一组）被选中,23, 静态RAM存储器芯片内部结构,5-2 随机存取存储器RAM,存储容量的位扩

16、展 存储器的存储容量 单元数每单元的位数 当构成内存的存储器芯片的字长小于内存单元的字长时，就要进行位扩展,24, 静态RAM存储器芯片内部结构,5-2 随机存取存储器RAM,存储容量的位扩展位扩展方法：将每片的地址线、控制线并联，数据线分别引出位扩展特点：存储器的单元数不变，位数增加,示例图: 位扩展(1M1的芯片1M8的存储器模块),25, 静态RAM存储器芯片内部结构,5-2 随机存取存储器RAM,存储容量的字扩展芯片每个单元中的字长满足，但单元数小于所需内存容量，需要进行地址空间的扩展。扩展原则：每个芯片的地址线、数据线、控制线并联，仅片选端分别引出，以实现每个芯片占据不同的地址范围。

17、,示例图: 字扩展(2K8的芯片8K8的存储器模块),26, 静态RAM存储器芯片内部结构,5-2 随机存取存储器RAM,存储容量的字位扩展若已有存储芯片的容量为LK，要构成容量为M N的存储器，需要的芯片数为： 进行位扩展(多片并连)以满足字长要求的“存储模块”。对“存储模块”进行字扩展以满足容量要求。举例：用2164 （ 64K 1 ）芯片构成128KB的存储子系统. 则：所需芯片数: （128 8）/（64 1）=16片总共所需地址线根数: 217 =128 17根其中，16根地址线进行片内寻址: 28 28 =64K 1根地址线作为片选,27, 静态RAM存储器芯片内部结构,5-2 随

18、机存取存储器RAM,存储容量的字位扩展例子：一台微机需要RAM 4K8位，其扩展存储器空间从0800H开始的连续存储区，已知库存有1K4位的存储器芯片。,示例图: 字位扩展(1K4的芯片4K8的存储器模块),28, 地址译码器 CPU读/写一个存储单元时，先将地址送到地址总线，高位地址经译码后产生片选信号选中芯片，低位地址送到存储器，由地址译码器选中所需要的片内存储单元，最后在读/写信号控制下读出或写入。 址译码器完成存储单元的选择，有线性译码和复合译码两种方式，一般采用复合译码。 如10241的位结构芯片排列成3232矩阵，A0A4达到X译码器(行译码)，A5A9送到Y译码器(列译码)。如图

19、5-3所示，X和Y译码器各输出32根线，X和Y同时选中的单元为所访问的存储单元；若采用线性译码器，10根地址线输入到地址译码器后，有1024根输出线来选择存储单元。,29,单译码(线性译码）寻址示意图,30,双译码（复合译码）结构示意图,31, 控制逻辑与三态数据缓冲器 存储器读/写操作由CPU控制，CPU送出的高位地址经译码后，送到逻辑控制器的CS端，即产生片选信号，选中存储器芯片，当读/写控制信号送到存储器的R/W端时，存储器中的数据经三态数据缓冲器送到数据总线上或将数据写入存储器。,32,2、静态RAM的例子典型的静态RAM芯片：2114(1K4位)6116(2K8位)6264(8K8位

20、)62128(16K8位)62256(32K8位) 图5-4给出了6264(8K8位)芯片的引脚图。,图5-4 6264芯片引脚图,5-2 随机存取存储器RAM,33,2、静态RAM的例子主要引线：,5-2 随机存取存储器RAM,地址线：A0A12数据线：D0D7读允许信号：OE写允许信号：WE片选信号：CS1，CS2,213=23 210,8 bit,CPU读,CPU写,同时选中时有效,接地址总线的低13位,由地址总线的高位地址和控制信号译码产生,34,2、静态RAM的例子,示例图：6264芯片与8086的连接图,5-2 随机存取存储器RAM,35,二、动态随机存取存储器(DRAM) 1、动

21、态RAM的构成,最简单的动态RAM的基本存储单元是一个晶体管和一个电容，因而集成度高，成本低，耗电少。利用电容存储电荷来保存信息，电容通过MOS管的栅极和源极缓慢放电而丢失信息，必须定时对电容充电。故DRAM芯片需要定时刷新。为了提高集成度，减少引脚的封装数，DRAM的地址线分成行地址和列地址两部分，因此，对存储器进行访问时，总是先由行地址选通信号RAS把行地址送入内部设置的行地址锁存器，再由列地址选通信号CAS把列地址送入内部设置的列地址锁存器，并由读/写信号控制数据的读出或写入。 刷新和地址两次打入是DRAM芯片的主要特点！,5-2 随机存取存储器RAM,36,以单管动态RAM为例说明动态

22、RAM存储信息的工作原理。,图5-6 单管动态RAM基本存储单元,读操作 行地址译码使行选择信号为高电平行上管子Q导通刷新放大器读取电容C上的电压值折合为“0”或“1”列地址译码使某列选通行和列均选通的基本存储单元允许驱动读出数据； 写操作 行和列的选择信号为“1”基本存储单元被选中数据输入/输出线送来的信息通过刷新放大器和Q管送到电容C数据写入存储单元；,存储单元,(单元线),(数据线),37,2、动态RAM的刷新 定义： 把存储单元的数据读出，经过读放大器放大之后再写入，以保存电荷上的信息。 原因： 动态RAM都是利用电容存储电荷的原理来保存信息的，由于MOS管输入阻抗很高，存储的信息可以

23、保存一段时间，但时间较长时电容会逐渐放电使信息丢失，所以动态RAM需要在预定的时间内不断进行刷新。 注意： 两次刷新的时间间隔与温度有关. 动态存储器的刷新是一行一行进行的，每刷新一行的时间称为刷新周期.,5-2 随机存取存储器RAM,38,3、动态RAM例子Intel 2164是64K1的DRAM芯片，内部有4个128128基本存储电路矩阵，如图5-8所示。主要引线：/A0/A7：地址线/WE：读/写控制线, /WE=1为数据读出； /WE=0为数据写入。/RAS：行选通信号。用于锁存行地址。CAS：列选通信号。用于锁存列地址。Din： 数据输入Dout：数据输出Vcc：+5VGND：地,5

24、-2 随机存取存储器RAM,39,5-2 随机存取存储器RAM,说明：Intel2164片内有64K个地址单元，需要16条地址线寻址。采用行和列两部分地址，地址线只需8条。行列地址分时传送，共用一组地址信号线。地址信号线的数量仅为同等容量SRAM芯片的一半。内部有地址锁存器，利用外接多路开关。先由RAS信号选通8位行地址并锁存，再由CAS信号选通8位列地址并锁存。16位地址选中64K存储单元之中一个。64K存储体有4个128128的存储矩阵，每个128128的存储矩阵，由7条行地址和7条列地址进行选择，再由 I/O门选中一个单元进行读写。刷新时由一个行地址同时对4个存储矩阵的同一行，即4128

25、=512个单元进行刷新。由WE控制数据的读或写，2164芯片无专门的片选信号，行选通信号可认为是片选信号。,40,4、内存条（1）内存条是连接CPU和其他设备的通道，起缓冲和数据交换作用。（2）根据内存条上的引脚多少，我们可以把内存条分为30线、72线、168线等几种。30线与72线的内存条又称为单列存储器模块（Single In-line Memory，SIMM），168线的内存条又称为双列存储器模块（Dual In-line Memory，DIMM）。 （3）PC机常用的内存条包括同步动态随机存取存储器（Synchronous DRAM，SDRAM），双倍数据率同步动态随机存取存储器（Do

26、uble Data Rate SDRAM，DDR SDRAM），第二代双倍数据率同步动态随机存取存储器（Double Data Rate Two SDRAM，DDR2 SDRAM）。,5-2 随机存取存储器RAM,计算机中的内存条由DRAM组成,41,三、存储器的工作时序（自学）1、静态存储器对读周期的时序要求,5-2 随机存取存储器RAM,42,tA：读取时间，地址有效到数据读出有效之间的时间，MOS器件在50500ns之间。tco：片选到稳定输出，从CS片选信号有效到数据输出稳定的时间，一 般tAtCO。tCX：片选到输出有效，从CS片选信号有效到数据输出有效的时间。tAR：读恢复时间，输

27、出数据有效之后，存储器不能立即输入新的地址来启动下一次读操作，因为存储器在输出数据后要有一定的时间来内部操作，这段时间称恢复时间。,存储器的读出周期是指启动一个读操作到启动下一次内存操作（读或写）之间所需要的时间。 读出周期tRC读取周期tA十读恢复周期tAR。,5-2 随机存取存储器RAM,43,在存储器芯片和CPU连接时，必须保证下面的时间要求： 从地址信号有效到CPU要求的数据稳定之间的时间间隔必须大于tA。 从片选信号有效到CPU要求的数据稳定之间的时间间隔必须大小tCO，否则外部电路必须产生WAIT信号，迫使CPU插入Tw周期来满足上面的时间要求。,5-2 随机存取存储器RAM,44

28、,有效数据,指定地址A0-A19,2、静态存储器对写周期时序要求,5-2 随机存取存储器RAM,地址建立,写脉冲宽度,tWR,45,tWC：写周期时间。 tAW：地址建立时间，地址出现到稳定的时间。 tW： 写脉冲宽，读/写控制线维持低电平的时间。 tDW：数据有效时间。 tDH： 数据保持时间。 tWR：写操作恢复时间，存储器完成内部操作所需时间。,5-2 随机存取存储器RAM,以上的读周期和写周期都是指存储器件本身能达到的最小时间要求，当将存储系统作一个整体考虑时，涉及到系统总线驱动电路和存储器接口电路的延迟，实际的读/写周期要长得多。,46,Cache技术由于CPU与主存之间在执行速度上

29、存在较大的差异，为提高CPU的效率，并考虑到价格因素，基于程序的局部性原理，在CPU与主存之间增加的高速缓冲存储器Cache技术将经常访问的代码和数据保存到SRAM组成的高速缓冲器中，把不常访问的数据保存到DRAM组成的大容量存储器中。,四、高速缓冲存储器Cache,5-2 随机存取存储器RAM,47,Cache技术 开机时，Cache中无任何内容，当CPU送出一组地址去读取主存储器时，读取的存储器的内容被同时“拷贝”到Cache之中。 此后，每次CPU读取存储器时，Cache控制器要检查CPU送出的地址，判别CPU要读取的数据是否在Cache存储器中。若是存在于Cache之中，则称为Cach

30、e命中，CPU可以用极快的速度从Cache中读取数据。若不存在于Cache之中，则称为Cache未命中。,四、高速缓冲存储器Cache,5-2 随机存取存储器RAM,48,四、高速缓冲存储器Cache,图5-10 Cache在系统存储器中的位置,5-2 随机存取存储器RAM,49,5- 3 只读存储器ROM,ROM中信息是由厂家采用掩膜工艺写入的，用户不可修改。由二极管、双极型晶体管和MOS型晶体管构成，每个存储单元只用一个耦合元件，集成度高。MOS型ROM功耗小，但速度比较慢，微型计算机系统中用的ROM主要是这种类型。双极型ROM速度比MOS型快，但功耗大，只用在速度要求较高的系统中。适用于

31、计算机系统开发完成后，大批量使用。,一、掩膜型只读存储器（Mask ROM）,50,51,52,53,54,5- 3 只读存储器ROM,PROM只能写入一次，信息不可更改。PROM的基本存储单元是一只晶体管或MOS管，如图所示。 假设熔丝F在编程时没被烧断，则选中该单元即字线为高，MOS管T导通，数据线上的数据D=1；如果在编程时使熔丝F断开，则选中该存储单元时，尽管T导通，但由于熔丝已断，因此数据线被下拉电阻R拉至电电平（D=0）。PROM价格与生产批量无关，但造价比较贵，非批量使用时可用PROM。,二、可编程只读存储器 (PROM),PROM电路原理图,55,三、可擦除可编程只读存储器 (

32、EPROM),1、EPROM工作原理,5- 3 只读存储器ROM,特点：可多次编程写入掉电后内容不丢失内容的擦除需用紫外线擦除器,56,1、EPROM工作原理,实现EPROM的技术是浮栅雪崩注入式技术，信息存储由电荷分布决定，MOS管的栅极被SiO2包围，称为浮置栅，控制栅连到字线。平时浮置栅上没有电荷，若控制栅上加正向电压使管子导通，则ROM存储信息为“1”。编程写入时若在漏极和衬底、漏极和源极间加上+25V电压，使内部PN结反向击穿，形成较大的电流，部分电荷会在浮置栅上捕获注入。当电压移去后由于绝缘层的包围，注入的电荷无法泄漏，相当于管子开启电压提高，控制栅上加上正向电压(+5V)后，管子

33、仍截止，ROM存储信息为“0”。,5- 3 只读存储器ROM,57,平时浮置栅上的电荷由于没有放电通路，在125条件下经过10年后仍能保持70的电荷，因此可以作为只读存储器长期保存信息。EPROM芯片上有一个石英窗口，当紫外光源照到石英窗口上，电路浮置栅上的电荷就会形成光电流泄漏走，使电路恢复起始状态，从而把写入的信息擦去，这样又可对EPROM重新编程。一块EPROM在初始状态下，所有的位均为“1”、写入时只能将“1”改变为“0”，用紫外光照后才能将“0”变为“1”，CMOS器件则相反。一般光照15分钟左右，视具体器件型号而定，光照时间过长，也会影响器件使用寿命。,5- 3 只读存储器ROM,

34、58,2、EPROM例子,图5-14 Intel 2764芯片引脚图,PGM：编程脉冲控制输入端VPP：编程电压输入端地址信号：A0 A12数据信号：D0 D7输出信号：OE片选信号：CE,5- 3 只读存储器ROM,59,四、电可擦除可编程只读存储器 (EEPROM),5- 3 只读存储器ROM,特点：可在线编程写入掉电后内容不丢失电可擦除,60,四、电可擦除可编程只读存储器 (EEPROM),用户可以用特定设备对芯片编程，用一定的通电方式将其内容擦除，再重新写入。 EEPROM有4种工作方式：读方式、写方式、字节擦除方式、整体擦除方式。,5- 3 只读存储器ROM,61,四、电可擦除可编程

35、只读存储器 (EEPROM),读方式 从地址端输入所要读取的存储单元的地址，CE和OE为低电平，VPP加+4V+6V电压，输出端便会出现读得的数据。写方式 从地址端输入要写入的地址，数据输入端为要写入的数据，CE和OE端为高电平，VPP加+21V电压，此时可编程写入。字节擦除方式 由地址端输入要擦除的字节的地址，CE为低电乎，OE为高电平，VPP加上+21V电压，数据端则要加上TTL高电平，可对指定字节进行擦除。整体擦除方式 可使整片EEPROM回到初始状态。在此方式下，CE端要加上+9V+15V高电平，VPP端加+21V电压，数据端加上TTL高电平。,5- 3 只读存储器ROM,62,五、闪

36、速存储器 (Flash Memory),5- 3 只读存储器ROM,闪速存储器又叫快速擦写存储器或快闪存储器，属于一种新型半导体存储芯片。特点：在线擦除和重写（允许多线程重写）掉电后内容不丢失既具有ROM非易失性的优点，又有很高的存取速度寿命比EEPROM更长（擦除数据的次数越多，寿命缩短）编程方法：沟道电子注入和隧道效应,63,五、闪速存储器 (Flash Memory),5- 3 只读存储器ROM,分类：（1）NOR闪存：可随机读取适合存储不经常更新的代码，如BIOS或固件（2）NAND闪存：只允许连续读取擦除适合存储卡，如USB闪存盘、固态硬盘Flash一般以29XXX命名，XXX为容量

37、。（1）8位宽度的29C256(32K8=256K位)、29C512(64K8)、29C010(128K8)、29C020(256K8)、29C040(512K8)、29C080(1024K8)等；（2）16位宽度的29C1024(64K16）、29C8196(512K16)等。,64,5- 4 CPU与存储器的连接,CPU与存储器的连接时要考虑以下几个问题：,（1）CPU总线的负载能力,一般来说，CPU总线的直流负载能力可带一个TTL负载，目前存储器基本上是MOS电路，直流负载很小，主要负载是电容负载。因此在小型系统中，CPU可以直接和存储器芯片相连，在较大的系统中，必要时应加上数据缓冲器(

38、例如74LS245)或总线驱动器来驱动存储器负载。,CPU在取指令和读/写操作数时，有它自己固定的时序，应考虑选择何种存储器来与CPU时序相配合。若存储器芯片已经确定，考虑如何实现Tw周期的插入。,（2）CPU的时序和存储器存取速度之间的配合,65,5- 4 CPU与存储器的连接,CPU与存储器的连接时要考虑以下几个问题：,（3）存储器的地址分配和片选,（4）控制信号的连接,内存分为ROM区和RAM区，RAM又分为系统区和用户区，每个芯片的片内地址，由CPU的低位地址来选择。一个存储器系统有多片芯片组成，片选信号由CPU的高位地址译码后取得。应考虑采用何种译码方式，实现存储器的芯片选择。,66

39、,5- 4 CPU与存储器的连接,一、存储器的地址选择,存储器的寻址必须有两个部分：低位地址线连到所有存储器芯片，实现片内寻址；将高位地址线通过译码器或线性组合后输出作为芯片的片选信号，实现片间寻址。,1、线性选择方式,无论ROM或RAM芯片，芯片引脚都包括地址线、数据线、读/写控制线和片选CS线，只有片选信号CS有效时，才可能对该芯片进行操作。,例5-1：RAM芯片Intel 6264容量为8K8位，用2片静态RAM芯片6264，组成16K8位的存储器系统。地址选择的方式是将地址总线低13位(A12A0)并行地与存储器芯片的地址线相连，而CS端与高位地址线相连。,67,5- 4 CPU与存储

40、器的连接,68,为区分两不同的芯片，用A13A19中任一根地址线来控制，如图5-19所示，用A13来控制。A19 A18 A17 A16 A15 A14 A13 A12 A11 A10 A9 A8 A7 A6 A5 A4 A3 A2 A1 A0 x x x x 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1 1 1 1 1 1 x x x x 0 1 0 0 0 0 0 0 0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1 1 1 1 1 1 x x x x 1 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 1 1 1

41、 1 1 1 1 1 1 1 1 1 1 x x x x 1 1 0 0 0 0 0 0 0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1 1 1 1 1 1 可见，当A13=0时，选中1#芯片，在第一段中的地址范围为：0000001FFFH，0400005FFFH，08000H09FFFH，0C0000DFFFH。在整个存储空间内共有164=64个重叠区。,5- 4 CPU与存储器的连接,69,A19 A18 A17 A16 A15 A14 A13 A12 A11 A10 A9 A8 A7 A6 A5 A4 A3 A2 A1 A0 x x x x 0 0 1 0 0 0 0 0

42、 0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1 1 1 1 1 1 x x x x 0 1 1 0 0 0 0 0 0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1 1 1 1 1 1 x x x x 1 0 1 0 0 0 0 0 0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1 1 1 1 1 1 x x x x 1 1 1 0 0 0 0 0 0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1 1 1 1 1 1 可见，当A13=1时，选中2#芯片，在第一段中的地址范围为：0200003FFFH，0600007FFFH，0A000

43、H0BFFFH，0E0000FFFFH。在整个存储空间内共有164=64个重叠区。 采用线性控制方式时，不仅地址重叠，而且用不同的地址线作选片控制，它们的地址分配也是不同的。,5- 4 CPU与存储器的连接,70,线性选择特点：方式简单，节省译码电路，但地址分配重叠，且地址空间不连续，在存储容量较小且不要求扩充的系统中，线性选择法是一种简单经济的方法。,2、全译码选择方式,全译码选择地址的方式是对全部地址总线进行译码，当有16根地址线时，可直接寻址64K字节单元。 例5-2：假设一个微机系统的RAM容量为4K字节，采用1K8的RAM芯片，安排在64K空间的最低4K位置，A9A0作为片内寻址，A

44、l5A10译码后作为芯片寻址，如图5-20所示。,5- 4 CPU与存储器的连接,71,5- 4 CPU与存储器的连接,72,第一组：地址范围为000003FFH 第二组：地址范围为040007FFH第三组：地址范围为08000BFFH 第四组：地址范围为0C000FFFH,全译码方法选择地址，译码电路比较复杂，但所得的地址是唯一的连续的，并且便于内存扩充。,5- 4 CPU与存储器的连接,73,3、部分译码选择方式 部分译码选择方式是将高位地址线中的几位经过译码后作为片选控制，是线性选择法与全译码选择法的混合方式，通常采用3:8译码器74LS138，其管脚如图5.21所示。,5- 4 CPU

45、与存储器的连接,次序,74,例5-3：如果要设计一个8K8的存储器系统，采用2K8的RAM芯片4片，选用A10A0作为片内寻址，用A13A11作为74LSl38的译码输入。 C B A A19 A18 A17 A16 A15 A14 A13 A12 A11 A10 A9 A8 A7 A6 A5 A4 A3 A2 A1 A0 X X X X X X 0 0 0 0 0 0 0 0 0 0 0 0 0 0 Y0 1 1 1 1 1 1 1 1 1 1 1 X X X X X X 0 0 1 0 0 0 0 0 0 0 0 0 0 0 Y1 1 1 1 1 1 1 1 1 1 1 1 X X X X

46、 X X 0 1 0 0 0 0 0 0 0 0 0 0 0 0 Y2 1 1 1 1 1 1 1 1 1 1 1 X X X X X X 0 1 1 0 0 0 0 0 0 0 0 0 0 0 Y3 1 1 1 1 1 1 1 1 1 1 1 X X X X X X 1 0 0 0 0 0 0 0 0 0 0 0 0 0 Y4 1 1 1 1 1 1 1 1 1 1 1 X X X X X X 1 0 1 0 0 0 0 0 0 0 0 0 0 0 Y5 1 1 1 1 1 1 1 1 1 1 1 X X X X X X 1 1 0 0 0 0 0 0 0 0 0 0 0 0 Y6 1 1

47、1 1 1 1 1 1 1 1 1 X X X X X X 1 1 1 0 0 0 0 0 0 0 0 0 0 0 Y7 1 1 1 1 1 1 1 1 1 1 1,75,利用输出端Y0Y3作为片选信号，其地址分配为：第一片：000007FFH，4000H47FFH，800087FFH,C000C7FFH第二片：08000FFFH，48004FFFH，88008FFFH，C8000CFFFH第三片：100017FFH，500057FFH，900097FFH，D000D7FFH第四片：18001FFFH，58005FFFH，98009FFFH，D800CFFFH 若利用输出端Y4Y7作为片选信号

48、，4片RAM芯片的地址分配又不同，分别为：第一片：200027FFH，600067FFH，A000A7FFH，E000E7FFH第二片：28002FFFH，68006FFFH，A800AFFFH，E800EFFFH第三片：300037FFH，700077FFH，A000A7FFH，F000F7FFH第四片：38003FFFH，78007FFFH，A800AFFFH，F800FFFFH 每片存储器的地址重叠区有16464个。,5- 4 CPU与存储器的连接,76,特点：部分译码方式的可寻址空间比线性选择范围大，比全译码选择方式的地址空间要小。部分译码方式的译码器比较简单，但地址扩展受到一定的限制

49、，并且出现地址重叠区。使用不同信号作片选控制信号时，它们的地址分配也将不同，此方式经常应用在设计较小的微型计算机系统中。,5- 4 CPU与存储器的连接,77,二、存储器的数据线及控制线的连接1、存储器的数据线 与8086CPU相连的存储器，从硬件角度看是用2个512K字节的存储体来组成的，它们分别称为低位（偶地址）存储体和高位（奇地址）存储体，用A0和BHE信号分别来选择两个存储体，用A19A1来选择存储体体内的地址。若A0=0选中偶地址存储体，它的数据线连到数据总线低8位D7D0；若BHE=0选中奇地址存储体，它的数据线连到数据总线高8位D15D8。若读写一个字，A0和BHE均为0，两个存

50、储体全选中。2、存储器的控制线 8086CPU与存储器芯片连接的控制信号主要有地址锁存信号ALE，读选通信号RD，写选通信号WR，存储器或I/O选择信号MIO，数据允许输出信号DEN，数据收发控制信号DT/R，准备好信号READY。 在最小模式系统配置中，数据线和地址线经过地址锁存器8282及数据收发器8286输出。,78,例5-4：要求用4K8的EPROM芯片2732，8K8的RAM芯片6264，译码器74LS138构成8K字ROM和8K字RAM的存储器系统，系统配置为最小模式。（1）ROM芯片：8K字，4片2732，片内用12根地址线A1A12寻址。（2）RAM芯片，8K字，2片6264，