《上拉电阻和下拉电阻的作用.doc》由会员分享，可在线阅读，更多相关《上拉电阻和下拉电阻的作用.doc（7页珍藏版）》请在三一文库上搜索。
1、浅谈上、下拉电阻的作用* 油菜no114位粉丝1楼浅谈上、下拉电阻的作用上下拉电阻：1、当TTL电路驱动COMS电路时，如果 TTL电路输 出的高电平低于 CMOS电路的最低高电平（一般为 3.5V），这时就需要在 TTL的输出端接上拉电阻，以提 高输出高电平的值。2、OC门电路必须加上拉电阻，以提高输出的高电平 值。3、为加大输出引脚的驱动能力，有的单片机管脚上也 常使用上拉电阻。4、在CMOS芯片上，为了防止静电造成损坏，不用的 管脚不能悬空，一般接上拉电阻产生降低输入阻抗，提供泄荷通路。5、芯片的管脚加上拉电阻来提高输出电平，从而提高 芯片输入信号的噪声容限增强抗干扰能力。6、提高总线的
2、抗电磁干扰能力。管脚悬空就比较容易 接受外界的电磁干扰。7、长线传输中电阻不匹配容易引起反射波干扰，加上 下拉电阻是电阻匹配，有效的抑制反射波干扰。上拉电阻阻值的选择原则包括 ：1、从节约功耗及芯片的灌电流能力考虑应当足够大; 电阻大，电流小。2、从确保足够的驱动电流考虑应当足够小；电阻小， 电流大。3、对于高速电路，过大的上拉电阻可能边沿变平缓。 综合考虑以上三点 ,通常在 1k 到 10k 之间选取。 对下拉电阻也有 类似道理电阻的具体取值怎么计算的？上拉电阻是不是应该是接 Vcc 再接电阻，然后接到管 脚上的？一般上下拉的电阻取值都有个特定的范围,不能太大 ,也不能太小都在几K到几十K之
3、间吧，具体的还要看电 路要求 .至于接法 ，上拉电阻简单来说就是把电平拉高，通常用4.7 10K的电阻接到 Vcc电源，下拉电阻则是把电平 拉低，电阻接到 GND 地线上。所以是接电源或者接地 再接到需要拉高或者拉地电平的节点上的 .一般说来，不光是重要的信号线，只要信号在一段时 间内可能出于无驱动状态，就需要处理。比如说， 一个 CMOS 门的输入端阻抗很高， 没有处理， 在悬空状况下很容易捡拾到干扰，如果能量足够甚至 会导致击穿或者闩锁，导致器件失效。祈祷输入的保 护二极管安全工作吧。如果电平一直处于中间态，那 输出就可能是不确定的情况， 也可能是上下 MOS 都导 通，对器件寿命造成影响
4、。总线上当所有的器件都处于高阻态时也容易有干扰出 现。因为这时读写控制线处于无效状态，所以不一定 会引起问题。你如果觉得自己能够接受的话也就将就 了。但是这时你就要注意到，控制线不能悬空，不然TTL 电路的输入端是一个发射极开路引出的结构，拉 高或者不接都是高电平，但是强烈建议不要悬空不接。上拉还是下拉？要看需要。一方面器件可能又要求， 另一方面，比如总线上两个器件，使能控制都是高有 效，那么最好下拉，否则当控制信号没有建立的时候 就会出现两个冲突，可能烧片。如果计算机总线上面 挂了一个 D/A ，上电复位信号要对它清零或者预置， 那 么总线可以上下拉到你需要的数字。至于上下拉电阻的大小， 这
5、个情况就比较多了。 CMOS 输入的阻抗很高，上下拉电阻阻值可以大一些，一般 低功耗电路的阻值取得都比较大，但是抗干扰能力相 应比较弱一些。很多场合下拉电阻取值比上拉电阻要小，这个是历史 遗留问题。如上面所说， TTL 电路上拉时输入 3 集管 基射反偏，没有什么电流，但是下拉时要能够使得输 入晶体管工作，这个在 TTL 的手册中可以查到。也是为了这个历史遗留问题，有些 CMOS 器件内部采 用了上拉，这时它会告诉你可以不处理这些管脚，但 是这时你就要注意了， 因为下拉再用 10K 可能不好使， 因为也许内置的20K电阻和外置的10K把电平固定在 了 1V 左右。有时候你会看到 150 欧姆或
6、者 50 欧姆左右的上下拉电 阻，尤其是在高速电路中会看到。150 欧姆电阻下拉一般在 PECL 逻辑中出现。 PECL 逻 辑输出级是设计开路的电压跟随器，需要你用电阻来 建立电压。50 欧姆的电阻在 TTL 电路中用的不多，因为静态功耗 实在是比较大。 在 CML 电路和 PECL 电路中兼起到了 端接和偏置的作用。2009-3-24 08:54回复 油菜no114位粉丝CML电路输出级是一对集电极开路的三极管，需要一 个上拉电阻来建立电平。这个电阻可以放在发送端， 那么接受端还需要端接处理，也可以放到接受端，这 时候端接电阻和偏置电阻就是一个。PECL电路结构上就好像CML后面跟了一个射
7、极跟随器。OC门也使用上拉电阻，这个和CML有一点相像，但是还不太一样。CML和PECL电路中三极管工作在线 形区，而普通门电路和 OC/OD门工作在饱和区。OC/OD门电路常用作电平转换或者驱动，但是其工作速度不会太快。为什么？在 OC/OD门中，上拉电阻不能太 小，否则功耗会很大。而一般门的负载呈现出一个电 容，负载越多，电容越大。当由高到低跳变时，电容 的放电通过输出端下拉的 MOS或者Bipolar管驱动， 速度一般还是比较快的，但是由低到高跳变的时候， 就需要通过上拉电阻来完成，R大了几十甚至上百倍，假设C不变，时间常数相应增加同样的倍数。这个在 示波器上也可以明显的看出：上升时间比
8、下降时间慢 了很多。其实一般门电路上拉比下拉的驱动能力都会 差一些，这个现象都存在，只不过不太明显罢了？ 在总线的上下拉电阻设计中，就要考虑同样的问题了： 总线上往往负载很重，如果你要电阻来提供一些值， 你就必须保证电容能通过电阻在一定时间内放电到可 接受的范围。如果电阻太大，那么就可能出错。PLD可编程上下拉，还有总线保持也相当于上下拉， 可以省去外接电阻。但是有一些麻烦。一般输入端才需要上下拉，假设器件10K是一个可行的值，那么10个元件并联会等效有多大的输入上拉电 阻？ 1K。也就是说，如果你想给信号线预置一个低电平，可能 需要 200 欧姆的外置下拉电阻。这种情况下，如果还 有一个 3
9、 门驱动这个信号，高电平的时候需要扇出 15 mA 左右的静态电流， 有点太大了。 这就是附加的负载 效应。如果两个器件一个上拉一个下拉，当一个 3 态门驱动， 输出 3 态时会怎么样？电平 1.5V 左右，两个门处于不 高不低的状态，预置电平的目的没有达到，而且可能 诱发震荡，对器件寿命造成影响。内置上下拉电阻使得设计可靠的电路复杂性增加了， 一个不留神就可能留下隐患，而且很难分析，使用中 要非常非常小心。如果能够外接电阻，尽量还是少采 用内置上下拉或者总线保持的门电路吧。电阻的上拉与下拉在网上看到一些对电阻的上拉和下拉不太明白的，输 入端的上拉及下拉非常简单但也非常重要。上拉：通过一个电阻
10、对电源相连。下拉：通过一个电 阻到地。上下拉一般有两个用处：提高输出信号的驱动能力、 确定输入信号的电平（防止干扰）。用过 8051 的都知道 CPU 的 I/O 上通常接有排阻 （上拉 到 5V ），这里主要是为了提高输出驱动能力的。因为 8051的CPU不是标准的I/O 口，输出为低电平时可以 吸收均 20mA 的电流，但输出为高的时候是通过内部 一个很大的电阻上拉的，输出高电平时驱动能力很差， 所以就通过外部上拉来提高电平输出驱动能力。一般一个三极管的基极都有两个电阻，一个限流一个 上拉或下拉，此处的上下拉主要为了确定输入信号的 电平。其实目标是为了防止干扰，因为器件的输入接 口一般内阻
11、都很大，很容易受干扰。接一个上下拉电阻其实也就是降低了输入阻抗，提高了抗干扰能力。一般元器件不用的输入口通要求接上拉或下拉电阻。注意，不用的输出接口就不要接东西了。拉电流和灌电流就是从芯片外电路通过引脚流入芯片 内的电流 ,区别在于吸收电流是主动的，从芯片输入端 流入的叫拉电流 ,灌入电流是被动的 ,从输出端流入的 叫灌入电流。上拉和下拉的区别是一个为拉电流，一个为灌电流一般来说灌电流比拉电流要大也就是灌电流驱动能力强一些当逻辑门输出端是低电平时，灌入逻辑门的电流称为 灌电流，灌电流越大，输出端的低电平就越高。由三 极管输出特性曲线也可以看出，灌电流越大，饱和压 降越大，低电平越大。逻辑门的低
12、电平是有一定限制 的，它有一个最大值 UOLMAX 。在逻辑门工作时，不 允许超过这个数值， TTL 逻辑门的规范规定 UOLMAX W 0.4 0.5V。当逻辑门输出端是高电平时，逻辑门输出端的电流是从逻辑门中流出，这个电流称为拉电流。拉电流越大，输出端的高电平就越低。这是因为输出级三极管 是有内阻的，内阻上的电压降会使输出电压下降。拉 电流越大，高电平越低。逻辑门的高电平是有一定限 制的，它有一个最小值 UOHMIN 。在逻辑门工作时， 不允许超过这个数值， TTL 逻辑门的规范规定 UOHMIN 2.4V由于高电平输入电流很小，在微安级，一般可以不必考虑，低电平电流较大，在毫安级。所以，
13、往往低 电平的灌电流不超标就不会有问题，用扇出系数来说 明逻辑门来同类门的能力。 扇出系数 No 是低电平最大输出电流和低电平最大输入电流的比值 对于标准TTL 门，N010 ;对于低功耗肖特基系列的 TTL门，NO2009-3-24 08:54回复20124.93.243.*2009-5-6 12:45 回复 油菜no114位粉丝2009-5-8 16:25回复* 油菜no114位粉丝vdd，所以原来可能不确定 r，从vdd获得电流，该灌3楼我想知道，为什么加个上拉电阻，电平就升高了！ ！4楼上拉就是将不确定的信号通过一个电阻嵌位在高电平！电 阻同时起限流作用！下拉同理！上拉是对器件注入电流，下拉是输出电流；弱强只是上拉电阻的阻值不同，没有什么严格区分；对于非集电极（或漏极）开路输出型电路（如普通门电路）提升电流和 电压的能力是有限的，上拉电阻的功能主要是为集电极开 路输出型电路输出电流通道。因为输出端通过一个电阻连到 的输出电位可以通过上拉电阻 入电流提高了输出电阻。