《计算机电路与电子技术课件.ppt》由会员分享，可在线阅读，更多相关《计算机电路与电子技术课件.ppt（53页珍藏版）》请在三一文库上搜索。
1、计算机电路与电子技术第十一章第十一章 数字钟电路的设计数字钟电路的设计 计算机电路与电子技术本章学习目的和要求本章学习目的和要求 掌握时序逻辑电路特点掌握时序逻辑电路特点 掌握时序逻辑电路分析，包括同步、异掌握时序逻辑电路分析，包括同步、异步时序电路。步时序电路。掌握常用的寄存器，移位寄存器，计数掌握常用的寄存器，移位寄存器，计数器等时序电路，重点掌握器等时序电路，重点掌握74LS161、74LS160。掌握同步时序逻辑电路设计，重点掌握掌握同步时序逻辑电路设计，重点掌握计数器的设计。计数器的设计。计算机电路与电子技术11.1 11.1 概述概述l1 1、时序逻辑电路的结构及特点时序逻辑电路的
2、结构及特点l时序逻辑电路任何一个时刻的输出状态不仅取决于当时的输入信号，还与电路的原状态有关。l时序电路的特点：时序电路的特点：含有记忆元件（最常用的是触发器）含有记忆元件（最常用的是触发器）具有反馈通道。具有反馈通道。计算机电路与电子技术时序电路示意图时序电路示意图 计算机电路与电子技术11.2 11.2 时序逻辑电路的分析方时序逻辑电路的分析方法法l分析时序逻辑电路的一般步骤分析时序逻辑电路的一般步骤 1 1由逻辑图写出下列各逻辑方程式：由逻辑图写出下列各逻辑方程式：（1 1）各触发器的时钟方程。）各触发器的时钟方程。（2 2）时序电路的输出方程。）时序电路的输出方程。（3 3）各触发器的
3、驱动方程。）各触发器的驱动方程。2 2将驱动方程代入相应触发器的特性方程，求得时序逻辑电将驱动方程代入相应触发器的特性方程，求得时序逻辑电路的状态方程。路的状态方程。3 3根据状态方程和输出方程，列出该时序电路的状态表，画根据状态方程和输出方程，列出该时序电路的状态表，画出状态图或时序图。出状态图或时序图。4根据电路的状态表或状态图说明给定时序逻辑电路的逻辑根据电路的状态表或状态图说明给定时序逻辑电路的逻辑功能。功能。计算机电路与电子技术解：该电路为同步时序逻辑电路，时钟方程可以不写。解：该电路为同步时序逻辑电路，时钟方程可以不写。（1）写出输出方程：）写出输出方程：（2 2）写出驱动方程）写
4、出驱动方程1 1、同步时序逻辑电路的分析举例、同步时序逻辑电路的分析举例例：试分析下图所示的时序逻辑电路，已知例：试分析下图所示的时序逻辑电路，已知X=0。n0n1n0n1QQQ)QX(F10Kn1n10QQXJ11Kn0n01QQXJ计算机电路与电子技术（3）写出）写出JK触发器的特性方程，然后将各驱动方程代入触发器的特性方程，然后将各驱动方程代入JK触发器的特性方程，得各触发器的次态方程：触发器的特性方程，得各触发器的次态方程：n0n1n0n1n00n001n0QQQ)QX(QKQJQn1n0n1n0n11n111n1QQQ)QX(QKQJQ计算机电路与电子技术输出方程：输出方程：由此作出
5、状态表及状态图。由此作出状态表及状态图。nnnQQQ0110nnnQQQ1011nnQQZ01（4）作状态转换表及状态图）作状态转换表及状态图 输入输入初态初态次态次态输出输出XQ1n Q0nQ1n+1 Q0n+1F0 00 00 00 00 00 10 11 01 00 10 11 01 00 00 00 00 01 1X=0X=0时的状态图时的状态图计算机电路与电子技术（5 5）画时序波形图。）画时序波形图。根据状态表或状态图，可画出在根据状态表或状态图，可画出在CP脉冲作用下电路的时序图。脉冲作用下电路的时序图。计算机电路与电子技术（6 6）逻辑功能分析：）逻辑功能分析：该电路一共有该电
6、路一共有3 3个状态个状态0000、0101、1010。当当X=0=0时，按照加时，按照加1 1规律规律从从0001100000011000循环变化，循环变化，并每当转换为并每当转换为1010状态（最大数）状态（最大数）时，输出时，输出F=1F=1。所以该电路是一个可控的所以该电路是一个可控的3 3进制加法计数器。进制加法计数器。计算机电路与电子技术例：分析下面的时序逻辑电路例：分析下面的时序逻辑电路1写方程写方程2求方程求方程3列真值表，画状态转换图列真值表，画状态转换图4画波形图画波形图5描述逻辑功能描述逻辑功能计算机电路与电子技术CP1 1=Q0 0 （当（当FF0 0的的Q0 0由由0
7、101时，时，Q1 1才可能改变状态。）才可能改变状态。）2.2.异步时序逻辑电路的分析举例异步时序逻辑电路的分析举例例例 试分析下图所示的时序逻辑电路试分析下图所示的时序逻辑电路该电路为异步时序逻辑电路。具体分析如下：该电路为异步时序逻辑电路。具体分析如下：（1 1）写出各逻辑方程式。）写出各逻辑方程式。时钟方程：时钟方程：CP0 0=CP （时钟脉冲源的上升沿触发。（时钟脉冲源的上升沿触发。）计算机电路与电子技术输出方程：输出方程：各触发器的驱动方程：各触发器的驱动方程：（3）作状态转换表。）作状态转换表。（2）将各驱动方程代入）将各驱动方程代入D触发器的特性方程，得各触发器的次态方程：触
8、发器的特性方程，得各触发器的次态方程：1111nnQDQnnQDQ0010（CP由由01时此式有效）时此式有效）（Q0由由01时此式有效）时此式有效）计算机电路与电子技术（4）作状态转换图、时序图。）作状态转换图、时序图。（5 5）逻辑功能分析）逻辑功能分析 由状态图可知：该电路一共有由状态图可知：该电路一共有4个状态个状态00、01、10、11，在，在时钟脉冲作用下，按照减时钟脉冲作用下，按照减1规律循环变化，所以是一个规律循环变化，所以是一个4进进制减法计数器，制减法计数器，Z是借位信号。是借位信号。Q/0/0/110111000Q/001Z1QCPQ0计算机电路与电子技术集成数码寄存器集
9、成数码寄存器74LSl75：1 1、寄存器寄存器寄存器寄存器存储二进制数码的时序电路组件存储二进制数码的时序电路组件1DRC1FFQ01DRC1QQR1DC1QRC11D0Q0Q1FFQ11Q2FFQ22Q3FFQ33Q1CPDD3012DD1DR11.3.1 11.3.1 寄存器和移位寄存器寄存器和移位寄存器11.3 11.3 常用的时序逻辑电路常用的时序逻辑电路计算机电路与电子技术D0D3是并行数据输入端，是并行数据输入端，CP为时钟脉冲端。为时钟脉冲端。Q0Q3是并行数据输出端。是并行数据输出端。7474LS175175的功能的功能:RD是异步清零控制端。是异步清零控制端。计算机电路与电
10、子技术2、移位寄存器移位寄存器 所谓所谓“移位移位”，就是将寄存器所存各位，就是将寄存器所存各位 数据，在每数据，在每个移位脉冲的作用下，向左或向右移动一位。根据移位个移位脉冲的作用下，向左或向右移动一位。根据移位方向，常把它分成左移寄存器、右移寄存器方向，常把它分成左移寄存器、右移寄存器 和和 双向移位双向移位寄存器寄存器三种：三种：寄存器寄存器左移左移(a)寄存器寄存器右移右移(b)寄存器寄存器双向双向移位移位(c)计算机电路与电子技术 根据移位数据根据移位数据的输入输出方的输入输出方式，又可将它分式，又可将它分为为串串行输行输入入串串行输行输出出、串行输、串行输入并行输出、入并行输出、并
11、并行输行输入入串串行行输输出出和并行输入和并行输入并行输出四种并行输出四种电路结构：电路结构：FFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFF串入串出串入串出串入并出串入并出并入串出并入串出并入并出并入并出计算机电路与电子技术（1 1）单向移位寄存器）单向移位寄存器 右移寄存器（右移寄存器（D触发器组成的触发器组成的4 4位右移寄存器）位右移寄存器）右移寄存器的结构特点：右移寄存器的结构特点：左边触发器的输出端接右邻触发左边触发器的输出端接右邻触发器的输入端。器的输入端。计算机电路与电子技术设移位寄存器的初始状态为设移位寄存器的初始状态为0000，串行输入数码，串行输入数码DI
12、=1101，从高位到低位依次输入。其，从高位到低位依次输入。其状态表如下：状态表如下：计算机电路与电子技术在在4 4个移位脉冲作用下，输入的个移位脉冲作用下，输入的4 4位串行数码位串行数码11011101全部存入了寄存全部存入了寄存器中。器中。这种输入方式称为这种输入方式称为串行输入方式串行输入方式。CPQ0Q1Q21234567893QID1110右移寄存器的时序图：右移寄存器的时序图：由于右移寄存器移位的方向为由于右移寄存器移位的方向为DIQ0 0Q1 1Q2 2Q3 3，即由，即由低位向高位移，所以又称为上移寄存器。低位向高位移，所以又称为上移寄存器。计算机电路与电子技术左移寄存器的结
13、构特点：左移寄存器的结构特点：右边触发器的输出端接左邻触发器的输入端。右边触发器的输出端接左邻触发器的输入端。左移寄存器左移寄存器（2 2）双向移位寄存器）双向移位寄存器 将右移寄存器和左移寄存器组合起来，并引入一控制将右移寄存器和左移寄存器组合起来，并引入一控制端端S便构成既可左移又可右移的双向移位寄存器。便构成既可左移又可右移的双向移位寄存器。计算机电路与电子技术计数器计数器用以统计输入脉冲用以统计输入脉冲CPCP个数的电路。个数的电路。11.3.2 11.3.2 计数器计数器计数器的分类：计数器的分类：（2 2）按数字的增减趋势可分为加法计数器、减法计数）按数字的增减趋势可分为加法计数器
14、、减法计数器和可逆计数器。器和可逆计数器。（1 1）按计数进制可分为二进制计数器和非二进制计数器。）按计数进制可分为二进制计数器和非二进制计数器。非二进制计数器中最典型的是十进制计数器。非二进制计数器中最典型的是十进制计数器。（3 3）按计数器中触发器翻转是否与计数脉冲同步分为同）按计数器中触发器翻转是否与计数脉冲同步分为同步计数器和异步计数器。步计数器和异步计数器。计算机电路与电子技术分析图可见：分析图可见：1 1、同步计数器、同步计数器（1 1）同步二进制加法计数器）同步二进制加法计数器21033102201100QQQKJQQKJQKJ1KJ驱驱动动方方程程321032101n32102
15、101n210101n101n0QQQQQQQQQQQQQQQQQQQQQQQ特特征征方方程程3210QQQQC 输出输出计算机电路与电子技术进位输出C00000000000000010状态转换表状态转换表计算机电路与电子技术状态图状态图计算机电路与电子技术由时序图可以看出，由时序图可以看出，Q0 0、Ql、Q2 2、Q3 3的周期分别是计的周期分别是计数脉冲数脉冲(CP)周期的周期的2 2倍、倍、4 4倍、倍、8 8倍、倍、1616倍，因而计倍，因而计数器也可作为分频器。数器也可作为分频器。时序波形图时序波形图计算机电路与电子技术4 4位二进制同步加法计数器位二进制同步加法计数器74LS16
16、174LS161计算机电路与电子技术4 4位二进制同步加法计数器位二进制同步加法计数器74LS16174LS161电路图电路图RC1&Q1J1K&13Q&Q&RC11J1K&12Q&Q&RC11J1K&11Q&Q&RC11J1K&10Q0D1&1EPET11D2D3DCPLDRDRCO计算机电路与电子技术w74LS16174LS161具有以下功能：具有以下功能：计数。计数。同步并行预置数。同步并行预置数。CO为进位输出端。为进位输出端。保持。保持。异步清零。异步清零。计算机电路与电子技术QCPQ0Q21Q3LDRDDD0D21D3EPETRCO121314150120清零异步同步置数加法计数保
17、持计算机电路与电子技术分析图可见：分析图可见：1 1、同步计数器、同步计数器（2 2）同步二进制减法计数器）同步二进制减法计数器驱驱动动方方程程21033102201100QQQKJQQKJQKJ1KJ输出输出3210QQQQB 计算机电路与电子技术分析图可见：分析图可见：1 1、同步计数器、同步计数器（3 3）同步十进制加法计数器）同步十进制加法计数器驱驱动动方方程程2103031023010QQQQQTQQTQQT1T输出输出30QQC 3302103302101n32102101n21303101n101n0QQQQQQQ)QQQQQ(QQQQQQQQQQQQQQQQQ特特征征方方程程计
18、算机电路与电子技术设初态为：设初态为：Q3 3Q2 2Q1 1Q0 0=0000=0000，代入次态方程进代入次态方程进行计算，得状态行计算，得状态转换表转换表同步十进制加法器状态转换表。同步十进制加法器状态转换表。计算机电路与电子技术同步十进制加法计数器状态图及时序图。同步十进制加法计数器状态图及时序图。当由于某种原因，使计数器进入无效状态时，如果能在时钟信号作当由于某种原因，使计数器进入无效状态时，如果能在时钟信号作用下，最终进入有效状态，称该电路具有用下，最终进入有效状态，称该电路具有自启动自启动能力能力。计算机电路与电子技术集成十进制计数器举例集成十进制计数器举例-74LS16074L
19、S160计算机电路与电子技术2、计数器应用（1）计数器级联）计数器级联用两片用两片4位二进制加法计数器位二进制加法计数器74LS161构成构成8位二进制同步加位二进制同步加法计数器。法计数器。工作在计数状态工作在计数状态计满计满16时时会产生进会产生进位位11高位片开始计数高位片开始计数低位片返回到低位片返回到0000 0停止计数停止计数最多计数：最多计数：1616=256 计算机电路与电子技术（2 2）组成任意进制计数器）组成任意进制计数器置零法置零法F 适用于具有清零端的集成计数器。适用于具有清零端的集成计数器。置零法的原理：假设要构成置零法的原理：假设要构成M进制计数器，原有计数进制计数
20、器，原有计数器为器为N进制，当其从全进制，当其从全0 0状态状态S0开始计数并接受了开始计数并接受了M 个计数脉冲后，进入到个计数脉冲后，进入到SM状态，此时若利用状态，此时若利用SM的状态的状态产生一个置零信号并加到计数器的置零端，则计数器产生一个置零信号并加到计数器的置零端，则计数器立刻返回到立刻返回到S0状态并重新计数，这样就跳过了状态并重新计数，这样就跳过了NM个状态而得到了个状态而得到了M进制计数器。需要注意的是电路一进制计数器。需要注意的是电路一进入进入SM状态立刻返回状态立刻返回S0状态，所以状态，所以SM状态只是在极短状态只是在极短时间出现，并不包括在稳定循环状态中。时间出现，
21、并不包括在稳定循环状态中。计算机电路与电子技术例：用集成计数器例：用集成计数器74160和与非门组成的和与非门组成的6进制计数器。进制计数器。（2 2）组成任意进制计数器）组成任意进制计数器置零法置零法 从从0000状状态开始计数态开始计数接收接收6个计数脉冲进入个计数脉冲进入01100计数器清零并从计数器清零并从0000重新开计数重新开计数 计算机电路与电子技术（2 2）组成任意进制计数器）组成任意进制计数器置数法置数法F 适用于具有置数端的集成计数器。适用于具有置数端的集成计数器。置位法原理：通过给计数器重复置入某个数值置位法原理：通过给计数器重复置入某个数值的方法跳过的方法跳过NM个状态
22、，从而获得个状态，从而获得M进制计数进制计数器，这种方法可在电路的任何状态下实现。器，这种方法可在电路的任何状态下实现。计算机电路与电子技术置数法：置数法：用集成计数器用集成计数器74160和与非门组成的和与非门组成的8进制计数器。进制计数器。（2 2）组成任意进制计数器）组成任意进制计数器从从0010状态开始状态开始计数直到计数直到1000接收接收8个计数脉冲进入个计数脉冲进入10010计数器初始状态为计数器初始状态为0010 110计数器置数并从计数器置数并从0010重新开计数重新开计数 计算机电路与电子技术置零法：置零法：用集成计数器用集成计数器74LS160构成构成39进制计数器。进制
23、计数器。（2 2）组成任意进制计数器）组成任意进制计数器先将两芯片采用级联方式连接成先将两芯片采用级联方式连接成100进制计数器进制计数器 计数满计数满10，进位，进位1计数计数1001110000清零，清零，重新计重新计数数计算机电路与电子技术1 1同步时序逻辑电路的设计步骤同步时序逻辑电路的设计步骤（3 3）状态分配，又称状态编码。即把一组适当的二进制代码分配给）状态分配，又称状态编码。即把一组适当的二进制代码分配给简化状态图（表）中各个状态。简化状态图（表）中各个状态。（1 1）根据设计要求，设定状态，导出对应状态图或状态表。）根据设计要求，设定状态，导出对应状态图或状态表。（2 2）状
24、态化简。消去多余的状态，得简化状态图（表）。）状态化简。消去多余的状态，得简化状态图（表）。（4 4）选择触发器的类型。）选择触发器的类型。（5 5）根据编码状态表以及所采用的触发器的逻辑功能，导出待设计）根据编码状态表以及所采用的触发器的逻辑功能，导出待设计电路的输出方程和驱动方程。电路的输出方程和驱动方程。（6 6）根据输出方程和驱动方程画出逻辑图。）根据输出方程和驱动方程画出逻辑图。（7 7）检查电路能否自启动。检查电路能否自启动。同步时序逻辑电路的设计方法同步时序逻辑电路的设计方法11.4 11.4 同步时序逻辑电路的设计方法同步时序逻辑电路的设计方法计算机电路与电子技术（2 2）状态
25、分配，列状态转换编码表。）状态分配，列状态转换编码表。2 2同步计数器的设计举例同步计数器的设计举例设计一个同步设计一个同步7 7进制加法计数器进制加法计数器（1）逻辑抽象）逻辑抽象 解解例例计算机电路与电子技术2同步计数器的设计举例同步计数器的设计举例（3）选择）选择JK触发器触发器（4）求各触发器驱动方）求各触发器驱动方程和进位输出方程程和进位输出方程C计算机电路与电子技术2同步计数器的设计举例同步计数器的设计举例状态方程为：状态方程为：0012002102011n0102021010220101n120120122012101211n2Q1QQQQ1Q)QQ(QQQQQQQQQQQQQQ
26、QQQQQQQQQQQQ)QQ(QQQQQQQQQ进位输出方程为：进位输出方程为：12QQC JK触发器驱动方程为触发器驱动方程为：1K QQJQQQQK QJQQK QQJ01200202101012012，计算机电路与电子技术2同步计数器的设计举例同步计数器的设计举例（6）画出逻辑图）画出逻辑图（7）检查电路能否自启动）检查电路能否自启动把未用状态把未用状态111代入特征方程计算可得次态值为代入特征方程计算可得次态值为110，可知电路能够自启动。可知电路能够自启动。计算机电路与电子技术11.5数字钟电路的设计1设计要求 （1）设计一个能显示1/10秒、秒、分、时的12小时数字钟。（2）熟练
27、掌握各种计数器的使用。（3）能用计数器构成十进制、六十进制、十二进制等所需进制的计数器。（4）能用低位的进位输出构成高位的计数脉冲。（5）可以在任意时刻校准时间，要求可靠方便。计算机电路与电子技术2 电路原理图计算机电路与电子技术3单元电路的原理说明 数字钟的逻辑框图如图11-38所示。它由石英晶体振荡器、分频器、计数器、译码器、显示器和校准电路组成。石英晶体振荡器产生的信号经过分频器作为脉秒冲，脉秒冲送入计数器计数，计数结果通过“时”、“分”、“秒”译码器译码，经数码管显示时间。图11-39所示是数字钟逻辑电路图。计算机电路与电子技术计算机电路与电子技术4整机电路安装调试 按照图11-43焊
28、接好电路，检查无误后，按以下步骤调试。（1）调试振荡部分电路，测试CC4060第3脚是否有脉冲信号产生。（2）采用逻辑笔测试G4的输出端，逻辑笔电平指示灯每秒闪烁一次，说明秒产生器工作正常。（3）按动S1，调试秒功能，按动一次S1，测G4的输出端，电压应向相反方向变化，说明G4计数基本工作正常；按动一次S1，秒数码管数值加1，则数码管工作正常，不按S1，1min后分钟数码管加1，分个位计数器正常。（4）断开G6的输出管脚，用一根导线将CC4060的Q14输出脉冲引出，作为F2的快速计数脉冲，这样便于调试，观察分钟计数器是否正常，特别注意能否进位，是否计数到59后，在下一脉冲时变为0。（5）同样方法测试时钟，观察小时计数器是否正常，特别注意能否进位，是否计数到23后，在下一脉冲时变为0。计算机电路与电子技术