第2章 可编程逻辑器件基础_080506.pdf

《第2章 可编程逻辑器件基础_080506.pdf》由会员分享，可在线阅读，更多相关《第2章 可编程逻辑器件基础_080506.pdf（89页珍藏版）》请在三一文库上搜索。

1、第二章第二章 可编程逻辑器件基础 ?PLD基本原理与基本结构PLD基本原理与基本结构 ?PLD器件的分类PLD器件的分类 ?PLD中的编程元件PLD中的编程元件 ?PROM的结构和特点PROM的结构和特点 ?PLA的结构和特点PLA的结构和特点 ?PAL的结构和特点PAL的结构和特点 ?GAL的结构和特点GAL的结构和特点 ?PLD器件的编程方法与应用PLD器件的编程方法与应用 作业作业 数字电路知识要点回顾数字电路知识要点回顾 ?数字电路分为数字电路分为组合逻辑电路组合逻辑电路和和时序逻辑电路时序逻辑电路两大类。两大类。 ?构成组合逻辑电路的基本电路元件是构成组合逻辑电路的基本电路元件是“与

2、门与门”电路、电路、“或门或门” 电路和电路和“非门非门”电路。电路。 ? 任何组合逻辑电路都可表示为其所有输入信号的任何组合逻辑电路都可表示为其所有输入信号的最小项的 和 最小项的 和或者或者最大项的积最大项的积的形式。的形式。 ?时序逻辑电路则是在组合逻辑电路的基础上，加上存储与 反馈电路而得到。 时序逻辑电路则是在组合逻辑电路的基础上，加上存储与 反馈电路而得到。 ?时序逻辑电路使用触发器作为存储元件。触发器记忆电路 的输入是部分组合电路的输出，触发器记忆电路的输出，反 馈到组合电路输入。 时序逻辑电路使用触发器作为存储元件。触发器记忆电路 的输入是部分组合电路的输出，触发器记忆电路的输

3、出，反 馈到组合电路输入。 由于触发器也是用门电路实现的，所以门电路由于触发器也是用门电路实现的，所以门电路(最基本的是与 门、或门、非门 最基本的是与 门、或门、非门)是构成数字电路的基本部件。是构成数字电路的基本部件。 组合逻辑电路的基本构成框组合逻辑电路的基本构成框 X1、X2、-、Xn是输入信号（也可称为输入变量），是输入信号（也可称为输入变量）， Z1、Z2、-、Zm是输出信号，即输入信号的函数。 其中： 是输出信号，即输入信号的函数。 其中：Z1=f1(X1、X2、 、Xn) Z2=f2(X1、X2、 、Xn) - Zm=fm(X1、X2、 、Xn) = i mF 组合逻辑电路的基

4、本构成框图组合逻辑电路的基本构成框图 时序逻辑电路的基本构成框图时序逻辑电路的基本构成框图 图中：图中：X1 Xn是时序电路的输入信号，是时序电路的输入信号， Z1 Zm是时序电路的输出信号，是时序电路的输出信号， Y1Yr为内部输出（即存储电路的输入驱动信号）为内部输出（即存储电路的输入驱动信号） y1ys为存储电路的状态输出（即电路的内部输入信号）为存储电路的状态输出（即电路的内部输入信号） 数字电路的基本组成数字电路的基本组成 通用型数字逻辑电路设计：通用型数字逻辑电路设计： 1、设计一个有n个输入端的1、设计一个有n个输入端的与门阵列与门阵列，该与门阵列可由用户按 要求编程控制，以 ，

5、该与门阵列可由用户按 要求编程控制，以产生需要的输出乘积项产生需要的输出乘积项（最小项）。 2、设计一个最多有2 （最小项）。 2、设计一个最多有2n n个输入端的个输入端的或门阵列或门阵列，该或门阵列可按用 户要求对与门阵列输出的乘积项进行 ，该或门阵列可按用 户要求对与门阵列输出的乘积项进行逻辑加逻辑加，以产生满足用户需 要的组合逻辑函数输出。 3、对或门阵列的输出信号按用户要求 ，以产生满足用户需 要的组合逻辑函数输出。 3、对或门阵列的输出信号按用户要求进行存储进行存储，并，并将存储信号 反馈连接至与门阵列 将存储信号 反馈连接至与门阵列，以作为其内部输入信号。，以作为其内部输入信号。

6、 mimmmF i + += 21 数字电路的基本组成数字电路的基本组成 = i mF 与、或阵列举例 I2 I1 或阵列（可编程） I0 与阵列（固定） O2 O1O0 I2 I1 或阵列（固定） I0 与阵列（可编程） O2O1O0 PROM PAL 锁存器输出结构举例 锁存器输出能反馈到与阵输入锁存器输出能反馈到与阵输入 由于这种通用型可编程逻辑器件主要是利用由于这种通用型可编程逻辑器件主要是利用“与”阵列“与”阵列和和 “或”阵列“或”阵列来实现数字逻辑功能，故称这种可编程逻辑器件为阵 列（ARRAY）型PLD。 来实现数字逻辑功能，故称这种可编程逻辑器件为阵 列（ARRAY）型PLD

7、。 阵列型简单阵列型简单PLD器件可分成器件可分成4大类型：大类型： PLD中逻辑符号与电路的简化表示方法中逻辑符号与电路的简化表示方法 与门乘积项 黑点黑点“” 固定连通 星花 固定连通 星花“* *” 可编程 无任何标记 固定断开 可编程 无任何标记 固定断开 F1 F2 F3 A /A B /B 01=BBAAF 012= FF 13=F F1,F2称为与门的称为与门的缺省状态缺省状态，作为或门的输入不影响其输出。，作为或门的输入不影响其输出。 F3称为与门的称为与门的悬浮状态悬浮状态，作为或门的输入将使其值为，作为或门的输入将使其值为1。 PLD中与门、或门的逻辑符号表示和连接表示方式

8、中与门、或门的逻辑符号表示和连接表示方式 PLD器件的分类按集成度分器件的分类按集成度分 低密度（低密度（SPLD） ?PROM, EPROM, E2PROM, PAL, PLA, GAL； 只能完成较小规模的逻辑电路 高密度（高密度（CPLD） ?CPLD,FPGA； 已经有超过600万门的FPGA器件； 可用于设计大规模的数字系统集成度高，甚至可以 做到SOC（System On a Chip）。 PLD器件的分类按结构特点分器件的分类按结构特点分 基于与或阵列结构的器件阵列型基于与或阵列结构的器件阵列型 ?PROM，E2PROM，PAL，GAL，CPLD CPLD的代表芯片如：Alter

9、a的的MAX系列芯片 基于门阵列（查找表）结构的器件单元型基于门阵列（查找表）结构的器件单元型 ?FPGA FPGA的代表芯片如： Altera的FLEX系列芯片 XILINX的SPARTAN/4000/5200系列芯片 XILINX的XC3000/VIRTEX系列芯片 PLD器件的分类按编程次数分器件的分类按编程次数分 多次可编程多次可编程 ?用E2PROM、 flash memory或SRAM 作为编程单 元，可反复编程使用，实现系统功能的动态重构； 一次可编程一次可编程 ?熔丝或反熔丝编程器件作为编程单元，只能一次编程 (OTP器件)，在设计初期阶段不灵活。 ?体积小，集成度高，速度高，

10、易加密，抗干扰，耐高 温。 OTPOne Time Programming PLD器件的分类按编程和配置特性分器件的分类按编程和配置特性分 非易失性器件非易失性器件 ?用EEPROM或flash memory进行编程，被大多数 CPLD器件所采用。 ?不用每次上电重新下载，但相对速度慢，功耗较大。 易失性器件易失性器件 ?用SRAM进行编程，被大多数公司的FPGA器件所采 用。 ?每次上电需重新下载，实际应用时需外挂EEPROM 用于保存配置数据。 现代现代PLD使用的内部编程元件主要有如下使用的内部编程元件主要有如下三种类型三种类型： (1) 一次性编程的熔丝一次性编程的熔丝(Fuse)或反

11、熔丝或反熔丝(Antifuse)开关开关; (2) 基于浮栅技术的存储器。包括紫外线电擦除和电擦除的基于浮栅技术的存储器。包括紫外线电擦除和电擦除的 EPROM、E2PROM与与Flash Memory(闪速存储器，简称为闪存闪速存储器，简称为闪存)； (3) 允许无限次编程使用的静态存储器允许无限次编程使用的静态存储器SRAM。 PLD中的编程元件中的编程元件 可编程逻辑器件要实现编程应用可编程逻辑器件要实现编程应用,其编程信息必须存储在芯片 内部的编程元件中。或者说 其编程信息必须存储在芯片 内部的编程元件中。或者说PLD（包括全部包括全部SPLD、CPLD、 FPGA）必须使用某些）必须

12、使用某些特定的电子开关或能够存储逻辑配置数 据的存储器 特定的电子开关或能够存储逻辑配置数 据的存储器来作为它的编程元件。来作为它的编程元件。 PLD中的编程元件（续）中的编程元件（续） ?熔丝熔丝(Fuse)或反熔丝或反熔丝(Antifuse)开关为一次性编程使用的非易 失性元件，编程后即使系统断电，它们中存储的编程信息不会丢 失。但它们只能写一次，故称之为 开关为一次性编程使用的非易 失性元件，编程后即使系统断电，它们中存储的编程信息不会丢 失。但它们只能写一次，故称之为OTP编程元件。编程元件。 ? 基于浮栅技术的基于浮栅技术的E2PROM和快闪存储器也是非易失性的编程元 件，但它们允许

13、多次反复编程写入，并可为器件设置保密位，以 防止对 和快闪存储器也是非易失性的编程元 件，但它们允许多次反复编程写入，并可为器件设置保密位，以 防止对PLD的非法复制。的非法复制。 ?静态存储器静态存储器SRAM属于易失性的编程元件，掉电后它存储的配 置数据将立即消失，但它能在工作过程中快速编程。 属于易失性的编程元件，掉电后它存储的配 置数据将立即消失，但它能在工作过程中快速编程。 浮栅型编程元件和浮栅型编程元件和SRAM都可以多次、反复进行编程应用。尤其是都可以多次、反复进行编程应用。尤其是SRAM， 其编程应用的次数几乎无限。 ， 其编程应用的次数几乎无限。 熔丝开关元件的结构与编程原理

14、熔丝开关元件的结构与编程原理 ? 编程时，若需要在某处存放信息“0”，则只要按地址提供一 定的脉冲电流， 编程时，若需要在某处存放信息“0”，则只要按地址提供一 定的脉冲电流，将该处熔丝烧断将该处熔丝烧断即可。未熔断熔丝的地方则表示 存放了信息“1”。最后留在器件内的熔丝模式决定了相应的器 件逻辑功能。 即可。未熔断熔丝的地方则表示 存放了信息“1”。最后留在器件内的熔丝模式决定了相应的器 件逻辑功能。 ? 熔丝编程的特性熔丝编程的特性： 编程速度较高； 只能一次性编程； 编程功耗较大； 熔丝开关占用较大的芯片面积，影响到PLD器件集成度 的提高。 较难测试熔丝开关的可靠性。 ： 编程速度较高

15、； 只能一次性编程； 编程功耗较大； 熔丝开关占用较大的芯片面积，影响到PLD器件集成度 的提高。 较难测试熔丝开关的可靠性。 ?采用熔丝编程工艺的PLD有PROM、PAL、CPLD及FPGA的一部分产 品。 采用熔丝编程工艺的PLD有PROM、PAL、CPLD及FPGA的一部分产 品。 通过击穿介质来达到连通线路的反熔丝开关通过击穿介质来达到连通线路的反熔丝开关 反熔丝开关的结构反熔丝开关的结构 ?在未编程时在未编程时，夹在两层导体之 间的 ，夹在两层导体之 间的PLICE（可编程低阻抗元 素 可编程低阻抗元 素）介质在未编程时，显现很高 的阻抗 ）介质在未编程时，显现很高 的阻抗(约约10

16、0M)，开关处于反 熔丝 ，开关处于反 熔丝开路状态开路状态； ?在编程时在编程时，在介质上、下的扩散层加上较高的电压，介质将被 击穿，从而把两旁的导电材料连通 ，在介质上、下的扩散层加上较高的电压，介质将被 击穿，从而把两旁的导电材料连通(连通电阻值约为连通电阻值约为100 600 )。反熔丝就会由高阻抗变为低阻抗，从而实现两个极间 的连通。 。反熔丝就会由高阻抗变为低阻抗，从而实现两个极间 的连通。 ?介质的击穿是不可恢复的介质的击穿是不可恢复的，故编程电压撤除后开关也一直处于 导通状态。故 ，故编程电压撤除后开关也一直处于 导通状态。故PLICE反熔丝是非易失性的反熔丝是非易失性的OTP

17、可编程元件。可编程元件。 浮栅存储元件的结构与工作原理浮栅存储元件的结构与工作原理 用浮栅技术生产的编程元件包括：用浮栅技术生产的编程元件包括： 1、紫外线擦除、电编程的、紫外线擦除、电编程的EPROM； 2、电擦除、电编程的、电擦除、电编程的E2PROM 3、快闪存储器、快闪存储器(Flash Memory,即闪存即闪存)。 这三种存储器都是用浮栅存储电荷的方法来保存编程数据， 。 这三种存储器都是用浮栅存储电荷的方法来保存编程数据， 断电后存储的数据不会丢失。断电后存储的数据不会丢失。 浮栅雪崩注入型浮栅雪崩注入型PMOS晶体管晶体管(FAMOS管管) 浮栅管相当于一个电子开关浮栅管相当于

18、一个电子开关，当浮栅中，当浮栅中没有注入没有注入电子时， 浮栅管呈截止状态,呈现 电子时， 浮栅管呈截止状态,呈现“1”“1”状态；当浮栅中状态；当浮栅中注入注入电子后，浮 栅管导通,即呈现 电子后，浮 栅管导通,即呈现“0”“0”状态。状态。 ?为提高为提高EPROM的工作速度、降低编程工作电压，已大多改用的工作速度、降低编程工作电压，已大多改用 叠栅注入叠栅注入MOS管管(SIMOS管管)来制作来制作EPROM的存储单元。的存储单元。 ?漏漏/源间加上脉冲电压后在沟道中发生雪崩击穿，使浮栅源间加上脉冲电压后在沟道中发生雪崩击穿，使浮栅Gf带 上负电荷，这就相当于存储了 带 上负电荷，这就相

19、当于存储了“0”；当浮栅；当浮栅Gf无电子积累时，该 管相当于存储了 无电子积累时，该 管相当于存储了“1”。 ?浮栅编程器件能够多次编程应用。但浮栅编程器件能够多次编程应用。但需要专门的紫外光来擦除 存储的数据。 需要专门的紫外光来擦除 存储的数据。 电擦除、电编程的电擦除、电编程的E2PROM ?用用E2PROM作为编程器件 采用的是 作为编程器件 采用的是另一种浮栅编程技 术 另一种浮栅编程技 术，它的编程元件称为，它的编程元件称为浮栅 隧道氧化层 浮栅 隧道氧化层MOS管管(简称简称 Flotox管管) 。 ?Flotox管与管与SIMOS管相似，管相似，有两个栅极有两个栅极。有。有引

20、出线引出线的栅极为 控制栅 的栅极为 控制栅(也称擦写栅也称擦写栅)；无引出线的栅极是浮栅。所不同的是在 浮栅与漏极区之间有一小块面积极薄、厚度为 ；无引出线的栅极是浮栅。所不同的是在 浮栅与漏极区之间有一小块面积极薄、厚度为1015um的二 氧化硅 的二 氧化硅SiO2绝缘层区域绝缘层区域，称为隧道区。，称为隧道区。 引出线引出线 ?擦除时擦除时，将控制栅接地，源极浮起，在漏极上加，将控制栅接地，源极浮起，在漏极上加520V高压 脉冲，浮栅 高压 脉冲，浮栅G2上的电子通过隧道返回衬底，从而擦除了浮栅内 的电子电荷。 上的电子通过隧道返回衬底，从而擦除了浮栅内 的电子电荷。 编程编程 浮起浮

21、起 擦除擦除 ?编程时编程时，源、漏极接地，控制栅，源、漏极接地，控制栅G1加加520V脉冲电压，衬 底中电子通过隧道效应注入到浮栅 脉冲电压，衬 底中电子通过隧道效应注入到浮栅G2中，脉冲电压撤除后浮栅 内的电子可以长期保留。 中，脉冲电压撤除后浮栅 内的电子可以长期保留。 ?E2PROM的的编程和擦除编程和擦除都都可以通过在漏极和控制栅上加一定 的幅度和极性的电脉冲来实现 可以通过在漏极和控制栅上加一定 的幅度和极性的电脉冲来实现。 ?目前浮栅编程元件的有效改写次数可达目前浮栅编程元件的有效改写次数可达数百数万次，数据 可保存 数百数万次，数据 可保存5l0年年。比一般基于雪崩效应的。比一

22、般基于雪崩效应的EPROM的有效改写次 数高得多。 的有效改写次 数高得多。 ?由于擦除方便、工作速度快、有效改写次数多，因而由于擦除方便、工作速度快、有效改写次数多，因而 E2PROM很受用户欢迎。很受用户欢迎。 闪存的特性与编程闪存的特性与编程 ?闪存闪存(Flash Memory)是在对是在对E2PROM制造技术进行改进后 产生的一种新型电改写、电擦除的存储器 制造技术进行改进后 产生的一种新型电改写、电擦除的存储器,又称为又称为快擦快写存 储器 快擦快写存 储器（即（即Flash的含义）。的含义）。 ?它可以在它可以在ms级时间内擦除全部或一段存储的信息，而不像级时间内擦除全部或一段存

23、储的信息，而不像 E2PROM那样一次只能擦除一个字节。那样一次只能擦除一个字节。 ?闪存的单元结构与工作特性与闪存的单元结构与工作特性与EPROM中的叠栅注入中的叠栅注入MOS管管 (SIMOS管管)相似，但有如下相似，但有如下3点不同：点不同： 闪存的特性与编程（续）闪存的特性与编程（续） 1.闪存的绝缘氧化物层一般都不超过约闪存的绝缘氧化物层一般都不超过约100埃。较窄的绝缘氧 化物使编程写入电压及擦写电压可以做到较低 埃。较窄的绝缘氧 化物使编程写入电压及擦写电压可以做到较低(35V)。 2、闪存浮栅中的电子进行、闪存浮栅中的电子进行分级双扩散分级双扩散，扩散速度远远大于叠 栅型存储单

24、元。所以闪存的 ，扩散速度远远大于叠 栅型存储单元。所以闪存的擦除速度和写入速度远高于基于 普通叠栅存储单元的 擦除速度和写入速度远高于基于 普通叠栅存储单元的E2PROM。成为非易失性高速存储芯片 的应用主流和发展方向。 。成为非易失性高速存储芯片 的应用主流和发展方向。 3、闪存芯片内所有叠栅、闪存芯片内所有叠栅MOS管的源极是连在一起的，所以 闪存擦除时可将全部存储单元 管的源极是连在一起的，所以 闪存擦除时可将全部存储单元同时予以擦除同时予以擦除。 ?闪存的编程和擦除分别采用两种不同的机理。 闪存的编程和擦除分别采用两种不同的机理。 在编程在编程(写入写入)方法上方法上，与，与EPRO

25、M相似，即利用雪崩注入的方 法使浮栅充电； 相似，即利用雪崩注入的方 法使浮栅充电； 在擦除方法上在擦除方法上与与E2PROM相似，即利用隧道效应使浮栅上的电 子通过隧道返回衬底。 相似，即利用隧道效应使浮栅上的电 子通过隧道返回衬底。 ?闪存的擦写寿命可达闪存的擦写寿命可达l0万次万次以上。以上。 闪存的特性与编程（续）闪存的特性与编程（续） 早期采用浮栅技术的存储元件需要使用两种电压，即5V逻辑 电压和12 V21 V的编程电压。现在已改用单一电源供电，即 早期采用浮栅技术的存储元件需要使用两种电压，即5V逻辑 电压和12 V21 V的编程电压。现在已改用单一电源供电，即 由器件内部的升压

26、电路提供编程和擦除电压由器件内部的升压电路提供编程和擦除电压。大多数单电源可编 程逻辑器为5 V或3.3 V的产品。 。大多数单电源可编 程逻辑器为5 V或3.3 V的产品。 编程：编程：漏漏/源间加脉冲电压源间加脉冲电压 擦除：擦除：紫外光紫外光 浮栅雪崩注入型浮栅雪崩注入型 PMOS晶体管晶体管 EPROMEEPROM 浮栅隧道氧化层浮栅隧道氧化层 MOS管管 用编程时用编程时，源、漏极接地，控制栅加脉冲电压。，源、漏极接地，控制栅加脉冲电压。 擦除时擦除时，将控制栅接地，源极浮起，在漏极上加高压脉，将控制栅接地，源极浮起，在漏极上加高压脉 冲冲 浮起浮起 编程 擦除 编程 擦除 Flas

27、h memory 编程编程 浮起浮起 擦除擦除 比EEPROM更薄 浮栅隧道氧化层浮栅隧道氧化层 MOS管管 SRAM编程单元的结构编程单元的结构 FPGA器件主要使用静态存储器器件主要使用静态存储器SRAM作为编程单元，这种作为编程单元，这种 SRAM被称为配置存储器。被称为配置存储器。Xilinx公司生产的公司生产的FPGA其其SRAM编程 单元的基本结构如下图所示。 编程 单元的基本结构如下图所示。 FPGA中中SRAM编 程单元的基本结构 编 程单元的基本结构 ?这种这种SRAM编程单元的基本结构由两个具有下拉编程单元的基本结构由两个具有下拉n沟道晶体管和 上拉 沟道晶体管和 上拉p沟

28、道晶体管互补的反相器和一个控制读写的沟道晶体管互补的反相器和一个控制读写的MOS开关开关V组 成。 组 成。 ?配置配置数据写入数据写入时，时，MOS开关管开关管V导通，写入配置数据导通，写入配置数据(0或或1)。在。在 工作状态下工作状态下，MOS开关管开关管V处于截止状态，配置单元的处于截止状态，配置单元的数据从反相 器的 数据从反相 器的Q端读出。端读出。 ?具有高密度、高速度和高可靠性。具有高密度、高速度和高可靠性。 SRAM编程单元的结构编程单元的结构 PROM的结构的结构 I2I1 或阵列（可编程） I0 与阵列（固定） O2O1O0 ? PROM的与阵列为的与阵列为全译码全译码阵

29、 列，器件的规模将随着输入信号 数量 阵 列，器件的规模将随着输入信号 数量n的增加成的增加成2n指数级增长。 因此 指数级增长。 因此PROM一般一般只用于数据存储 器，不适于实现逻辑函数 只用于数据存储 器，不适于实现逻辑函数。 ?PROM的的或阵列为可编程或阵列为可编程的阵 列，用来选取需要的最小项。 的阵 列，用来选取需要的最小项。 ? EPROM和和E2PROM的结构与的结构与 PROM相同，只是这两者可以进 行多次编程使用。 相同，只是这两者可以进 行多次编程使用。 02 1 02 1 0 12 1 02 1 02 1 0 22 1 02 1 02 1 0 OI I II I I

30、OI I II I II I I OI I II I II I I =+ =+ =+ 用用PROM实现组合逻辑电路功能实现组合逻辑电路功能 固定连接点 （与） 固定连接点 （与） 编程连接点 （或） 编程连接点 （或） 实现的函数为：实现的函数为： BABAF+=1BABAF+=2 BAF=3 ?从以上例子中可看出，用从以上例子中可看出，用PROM可以很方便的输出组合逻 辑函数。 可以很方便的输出组合逻 辑函数。 ?从组合逻辑电路的角度来看，电路的输入变量就是从组合逻辑电路的角度来看，电路的输入变量就是PROM 的输入地址信号，电路的输出函数就是的输入地址信号，电路的输出函数就是PROM中存储

31、的数 据。 中存储的数 据。 PLA结构结构 ?在简单在简单PLD中中,PLA的内部 结构灵活性最高。 的内部 结构灵活性最高。 ?编程控制复杂，其开发工具 也较难设计。 编程控制复杂，其开发工具 也较难设计。 ?PLA未得到未得到普遍推广应用。普遍推广应用。 I2 I1I0 O2O1O0 或阵列（可编程） 与阵列（可编程） 02 12 1 0 12 1 02 1 02 1 0 22 12 1 0 OI II I I OI I II I II I I OI II I I =+ =+ =+ PAL结构结构 I2I1 或阵列（固定） I0 与阵列（可编程） O2O1O0 ?是一种与阵列是一种与阵列

32、可编程可编程、或 阵列 、或 阵列固定固定的器件。的器件。 ?与阵列可编程使输入项增 多，或阵列固定使器件简 化。 与阵列可编程使输入项增 多，或阵列固定使器件简 化。 ?器件编程的灵活性不够。器件编程的灵活性不够。 01 02 1 0 11 020 22102 1 0 OI I +I I I OI I +I I OI I I +I I I = = = 用用PAL实现全加器实现全加器 ?1位全加器的逻辑函数：位全加器的逻辑函数： An 、Bn ：加数，被加数：加数，被加数 Cn ：低位进位：低位进位 Cn+1 ：本位进位：本位进位 Sn ：和数：和数 ?全加器的最简与或表达式：全加器的最简与或

33、表达式： nnnnnnnnnnnnn CBACBACBACBAS+= nnnnnnn CBCABAC+= +1 用用PAL实现全加器实现全加器 nnnnnnnnnnnnn CBACBACBACBAS+= nnnnnnn CBCABAC+= +1 nnnnnnnnnnnnn CBACBACBACBAS+= nnn CBA nnn CBA nnn CBA nnn CBA nnB A nnC A nnC B 一个一个3输入端输入端PAL的内部结构图与逻辑图的内部结构图与逻辑图 该电路包括一个可编程的该电路包括一个可编程的“与与”阵列和一个固定的阵列和一个固定的“或或”阵列， 每个输出中只包含有两个乘

34、积项，没有附加其他的逻辑电路。 阵列， 每个输出中只包含有两个乘积项，没有附加其他的逻辑电路。 PAL器件的输出结构器件的输出结构 1、专用输出基本门阵列结构、专用输出基本门阵列结构 输出是输出是与或门与或门或者是或者是互补输出的与或门互补输出的与或门。 PAL器件的输出结构器件的输出结构(续续) 2、可控极性输出结构、可控极性输出结构 通过对异或门的一个输入端进行编程控制（置0或置1），可 以从该异或门的输出端得到原变量或反变量的输出,也就达到了 控制输出极性的目的。 PAL器件的输出结构器件的输出结构(续续) 3、可编程输入、可编程输入/输出结构输出结构(简称可编程简称可编程I/0结构结构

35、) 输出端是一个带有输出端是一个带有可编程控制端可编程控制端的三态缓冲器。控制端由与逻 辑阵列的一个乘积项控制，同时三态缓冲器的输出端又经过一个 互补输出的缓冲器 的三态缓冲器。控制端由与逻 辑阵列的一个乘积项控制，同时三态缓冲器的输出端又经过一个 互补输出的缓冲器反馈反馈到与逻辑阵列上。到与逻辑阵列上。 PAL器件的输出结构器件的输出结构(续续) 4、寄存器输出结构、寄存器输出结构 在输出三态缓冲器与或阵列的输出之间串进了由在输出三态缓冲器与或阵列的输出之间串进了由D触发器组 成的数据寄存器 触发器组 成的数据寄存器。同时，。同时，D触发器的触发器的/Q端又经过互补输出的缓 冲器反馈到了与逻

36、辑阵列的输入端。 这种输出结构不仅可以存储与或门的输出状态，而且能方 便地组成各种时序逻辑电路。 端又经过互补输出的缓 冲器反馈到了与逻辑阵列的输入端。 这种输出结构不仅可以存储与或门的输出状态，而且能方 便地组成各种时序逻辑电路。 全局 控制端 全局 控制端 PAL器件的命名规则器件的命名规则 例如：例如：PAL 16 L 8. 2 C J PAL 表示熔丝型可编程阵列逻辑系列器件 表示熔丝型可编程阵列逻辑系列器件 16 表示输入变量数表示输入变量数 L 表示输出形式。表示输出形式。L=低电平有效输出；低电平有效输出；C=互补输出；互补输出； R=寄存器输出寄存器输出; A=算术寄存器输出算

37、术寄存器输出; X=异或寄存器输出。异或寄存器输出。 8 输出数 输出数 2 速度 速度/功率。功率。A=高速；高速；21/2瓦；瓦；41/4瓦瓦 C 温度范围。 温度范围。C=0+75; M=-75+125 J 封装。 封装。N=塑料塑料DIP封装封装;J=陶瓷陶瓷DIP封装封装; F=扁平封装扁平封装 PAL器件的命名规则器件的命名规则 PAL器件的引脚数量主要有20脚和24脚。对于20脚PAL，其 10号引脚接地，20号引脚接正5V；对于24脚PAL，其12号引脚接 地，24号引脚接正5V； 可见， PAL器件的引脚数量主要有20脚和24脚。对于20脚PAL，其 10号引脚接地，20号引

38、脚接正5V；对于24脚PAL，其12号引脚接 地，24号引脚接正5V； 可见，PAL 16 L 8.2 C J PAL 16 L 8.2 C J 就是就是最多有最多有16个输入、8个低电 平有效输出、功耗为1/2瓦、工作温度范围为0+75 、陶瓷 DIP封装、20个引脚、工作电压为5V的与或门阵列熔丝型可编程 逻辑器件。 16个输入、8个低电 平有效输出、功耗为1/2瓦、工作温度范围为0+75 、陶瓷 DIP封装、20个引脚、工作电压为5V的与或门阵列熔丝型可编程 逻辑器件。 该芯片是一种该芯片是一种 OTP器件，具有 一个 器件，具有 一个3264的可 编程 的可 编程与与阵列。 但 阵列。

39、 但其输出结构较 简单， 其输出结构较 简单，没有寄存 器，不能用于时 序逻辑设计。 没有寄存 器，不能用于时 序逻辑设计。 PALl6L8 PALl6L8的内部 逻辑结构图 的内部 逻辑结构图 031 电源引脚：电源引脚：10，20 PALl6L8 031 输入引脚： 专用输入： 输入引脚： 专用输入：19,11 共共10个。个。 I / O复用：复用：1318 共共6个。个。 所以最多所以最多16个输 入引脚。 个输 入引脚。 PALl6L8 031 输出引脚： 专用输出： 输出引脚： 专用输出：12，19 共共2个。个。 I / O复用：复用：1318 共共6个。个。 所以最多所以最多8

40、个输 出引脚。 个输 出引脚。 PALl6L8 031 该芯片是一种该芯片是一种 OTP器件，具有 一个 器件，具有 一个3264的可 编程 的可 编程与与阵列。 但其输出结构较 简单，没有寄存 器，不能用于时 序逻辑设计。 阵列。 但其输出结构较 简单，没有寄存 器，不能用于时 序逻辑设计。 PALl6L8 031 ?每组每组7个与门输入（即或门有个与门输入（即或门有7个输入 端），及 个输入 端），及1个输出控制与门，共个输出控制与门，共8个与门。个与门。 ?整个芯片共有整个芯片共有8组输出。组输出。 ?故与阵列为故与阵列为3264 输出 控制 输出 控制 每个与门有每个与门有32 个输入

41、端个输入端 GAL介绍介绍 ?美国Lattice公司在PAL器件与或门阵列的基础上于1985年推出了另一 种高性能、高应用灵活性的可编程逻辑器件 通用阵列逻辑GAL。 美国Lattice公司在PAL器件与或门阵列的基础上于1985年推出了另一 种高性能、高应用灵活性的可编程逻辑器件 通用阵列逻辑GAL。 ?GAL器件采用了浮栅存储EGAL器件采用了浮栅存储E2 2CMOS工艺，具有电擦写反复编程的特性。CMOS工艺，具有电擦写反复编程的特性。 GAL的基本逻辑部分与PAL相同GAL的基本逻辑部分与PAL相同，也是与阵列可编程、或阵列固定的PAL 结构，但它与PAL的 ，也是与阵列可编程、或阵列

42、固定的PAL 结构，但它与PAL的不同之处是在其输出端设置了可编程的输出逻辑宏 单元OLMC 不同之处是在其输出端设置了可编程的输出逻辑宏 单元OLMC (Output Logic Macro Cell)。(Output Logic Macro Cell)。 ?通过编程写入，用户可将OLMC设置为不同的工作状态，这样一种型号 的GAL器件就能 通过编程写入，用户可将OLMC设置为不同的工作状态，这样一种型号 的GAL器件就能具备PAL器件具备PAL器件先前讨论过的先前讨论过的全部四种输出模式及其派生类 型 全部四种输出模式及其派生类 型，这就为实现组合逻辑电路和时序逻辑电路的分块设计提供了方便

43、， 从而显著的增强了器件的通用性。因而GAL被称为“ ，这就为实现组合逻辑电路和时序逻辑电路的分块设计提供了方便， 从而显著的增强了器件的通用性。因而GAL被称为“通用通用”可编程逻辑 器件。 ”可编程逻辑 器件。 GAL结构结构(以以GAL16V8为例为例) 组成组成: 1个可编程的与阵列 8个输入缓冲器 8个输出/反馈缓冲器 8个三态输出缓冲器 8个输出逻辑宏单元OLMC 1个时钟输入CLK 缓冲器 1个输出使能缓冲器 GAL 16V8器件的引脚 GAL结构结构 GAL器件与PAL器 件的区别在于用可 编程的输出逻辑宏 单元（OLMC）代 替固定连接的或阵 列。强化了电路的 输出功能。故能

44、够 方便的实现时序逻 辑电路。 CLK 1 OLMC 19 2 OLMC 18 3 OLMC 17 4 OLMC 16 5 OLMC 15 6 OLMC 14 7 OLMC 13 8 OLMC 12 9 (19) (18) (17) (16) (15) (14) (13) (12) 0 031 63 031 11 OE OLMC CLK 1 OLMC 19 2 OLMC 18 3 OLMC 17 4 OLMC 16 5 OLMC 15 6 OLMC 14 7 OLMC 13 8 OLMC 12 9 (19) (18) (17) (16) (15) (14) (13) (12) 0 0 31 6

45、3 0 31 11 OE 8 个 输 入 缓 冲 器 1个 时钟 输入 CLK 缓冲 器 8 个 三 态 输 出 缓 冲 器 个 三 态 输 出 缓 冲 器 8 个 输 出 个 输 出 / 反 馈 缓 冲 器 反 馈 缓 冲 器 1个可编程的 与阵列 个可编程的 与阵列 8个输出逻 辑宏单元 个输出逻 辑宏单元 1个输出使 能缓冲器 个输出使 能缓冲器 GAL16V8的逻辑电路结构图的逻辑电路结构图 ?从图中可见，它有一个从图中可见，它有一个3264位的可编程与逻辑阵列、位的可编程与逻辑阵列、8个 输入缓冲器、 个 输入缓冲器、8个三态输出缓冲器、个三态输出缓冲器、8个输出反馈输入缓冲 器和、

46、 个输出反馈输入缓冲 器和、8个输出逻辑宏单元个输出逻辑宏单元OLMC，还有一个输出使能且低电 平有效缓冲器 ，还有一个输出使能且低电 平有效缓冲器OE和一个时钟和一个时钟CLK输入缓冲器。输入缓冲器。 ?组成或逻辑阵列的组成或逻辑阵列的8个或门分别包含于个或门分别包含于8个个OLMC中，它们 和与逻辑阵列的连接是固定的。 中，它们 和与逻辑阵列的连接是固定的。 或门控 制选择 输出使 能选择 反馈信 号选择 输出 选择 ? 每个每个OLMC包含包含: ?一个或门一个或门 ?异或门：控制输出 信号的极性 异或门：控制输出 信号的极性 ?D触发器：用于数据 存储，适合设计时序 电路 触发器：用于

47、数据 存储，适合设计时序 电路 ?4个可控多路选择器个可控多路选择器 GAL器件的器件的OLMC 异或门 D触发器 输出逻辑宏单元（输出逻辑宏单元（OLMC）结构）结构 去相邻单元的 反馈信号选择 n=15,16时无此 项。 来自相邻单元的 输出。 n1318时有 n12，19时无 反馈回与阵列的 输出信号 全局时钟信号 全局使能信号 328与阵 异或门的作用异或门的作用 ?异或门的加入使得电路的构成发生了变化，如果一个逻辑函 数含有很多的与项（最小项个数很多），用原函数实现比较麻 烦，则可用反函数来实现，因此使其反函数含有的与项个数较 少。如 异或门的加入使得电路的构成发生了变化，如果一个逻

48、辑函 数含有很多的与项（最小项个数很多），用原函数实现比较麻 烦，则可用反函数来实现，因此使其反函数含有的与项个数较 少。如4变量函数，原函数有变量函数，原函数有12个最小项时，反函数只有个最小项时，反函数只有4个最 小项。 个最 小项。 ?异或门的引入使得用原函数实现困难时可以通过反函数加以 实现 异或门的引入使得用原函数实现困难时可以通过反函数加以 实现。 使用户可选择或门是原量输出还是非量输出。使用户可选择或门是原量输出还是非量输出。 AAF AAF = = 0 1 数据选择器的输出 4个多路开关个多路开关 乘积项多路开关乘积项多路开关PTMUX 输出多路开关输出多路开关OMUX 三态多路开关三态多路开关TSMUX 反馈多路开关反馈多路开关FMUX： 数据选择器的输出 控制信号控制信号 AC0， AC1(n) AC1(m) 控制信号控制信号 AC0， AC1(n) 4个数选器个数选器 数据选择器的输出 （1）乘积项多路开关PTMUX ： AC0和AC1(n)至少有一个为0时 (=00,01,10时)，第一与项成为或门的输入；否则地电平 作为或门的输入； 第一与项 去三态控制 数据选择器的输出 （2）输出多路开关OMUX ： AC0AC1(n)等于10 时， 输出为DFF-Q， 否则输出跳过触发器。 1 0 数据选择器的输出 （3）三态多路开关TSMUX： A